摘要：根據(jù)蓄電池分級恒流充電的要求，給出一種基于DSP、變參數(shù)積分分離PI 控制的新型蓄電池恒流充電電源的設(shè)計方案。介紹了電源的系統(tǒng)結(jié)構(gòu)、工作原理、控制策略及軟件設(shè)計。目
2012-03-16 10:30:34
2542 
本文介紹了集中式插入法幀同步系統(tǒng)的原理，分析了幀同步系統(tǒng)的工作流程。采用模塊化的設(shè)計思想，利用VHDL設(shè)計了同步參數(shù)可靈活配置的幀同步系統(tǒng)，闡述了關(guān)鍵部件的設(shè)計方法，提出了一種基于FPGA的幀同步系統(tǒng)設(shè)計方案。
2013-11-11 13:36:014359 
本文以X射線透射衰減規(guī)律為基礎(chǔ)，提出了一種基于DSP的X射線能譜數(shù)據(jù)采集系統(tǒng)的設(shè)計方案。##經(jīng)過前置放大和帶通濾波處理后的信號仍然比較微弱，因此脈沖信號在送入ADC電路之前還需進(jìn)一步放大。
2014-01-08 11:56:492643 
經(jīng)是這個趨勢，DSP變成ARM的一個協(xié)處理器。FPGA會擠壓掉DSP的一部分高速信號處理的市場。 網(wǎng)友二：在高端領(lǐng)域基本都用FPGA了。通訊、雷達(dá)、視覺、航空都是如此。DSP由于性能和靈活性比FPGA差太多，只能往低端領(lǐng)域滲透。說個不中聽的話DSP就是貴一點(diǎn)、快一點(diǎn)的 單片機(jī)
2022-11-29 10:25:024007 
，下變頻到一個可調(diào)的合適中頻，再通過高速ADC芯片采樣，送入FPGA中進(jìn)行處理。產(chǎn)品名稱 型號 單價 ARM-DSP-FPGA綜合實驗系統(tǒng)SZPB-3300平臺（S3C2440A
2010-12-25 15:47:19
所限制。但是不同的領(lǐng)域客戶的設(shè)計方案不同，考慮的側(cè)重點(diǎn)不同，有些領(lǐng)域設(shè)計者也是愛好使用DSP的，諸如算法實現(xiàn)，協(xié)議的處理等等如果換作FPGA來處理那就得不償失。5、適用的場合DSP適用于系統(tǒng)較低取樣速率、低
2019-05-07 01:28:40
FPGA典型設(shè)計方案精華匯總
2012-08-16 16:29:32
摘要：在雷達(dá)信號處理、數(shù)字圖像處理等領(lǐng)域中，信號處理的實時性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢及DSP芯片在復(fù)雜算法處理上的優(yōu)勢，DSP+FPGA的實時信號處理系統(tǒng)
2019-06-21 05:00:04
FPGA實現(xiàn)高速FFT處理器的設(shè)計介紹了采用Xilinx公司的Virtex - II系列FPGA設(shè)計高速FFT處理器的實現(xiàn)方法及技巧。充分利用Virtex - II芯片的硬件資源,減少復(fù)雜邏輯,采用
2012-08-12 11:49:01
FPGA 將采集到的圖像數(shù)據(jù)保存到緩存中，為后端對圖像的進(jìn)一步處理提供數(shù)據(jù)。下面提供一種圖像緩存的設(shè)計方案：采用兩塊 SRAM（型號為 CY7C1049）作為圖像緩存，FPGA 把從SAA7113
2018-12-10 09:54:23
的設(shè)計方案不同，考慮的側(cè)重點(diǎn)不同，有些領(lǐng)域設(shè)計者也是愛好使用DSP的，諸如算法實現(xiàn)，協(xié)議的處理等等如果換作FPGA來處理那就得不償失。FPGA和DSP的區(qū)別還有很多，這里先說一點(diǎn)，希望能起到拋磚引玉的作用。具體的環(huán)境和設(shè)計方案各有其用武之地，設(shè)計者要根據(jù)自己的需要來選用。
2019-04-10 08:00:00
各位FPGA設(shè)計大賽參賽者注意了：小編這里幫大家解釋一下設(shè)計方案提交規(guī)則和活動時間安排
自4月23日比賽開始，參賽者報名之后即可提交設(shè)計方案。設(shè)計方案提交的截止日期是活動結(jié)束，暨設(shè)計方案評選的最后
2012-05-04 10:27:46
BP2808的基本工作原理是什么？介紹一種LED日光燈應(yīng)用的設(shè)計方案
2021-06-03 06:02:29
介紹一種包含千兆采樣率ADC的系統(tǒng)設(shè)計方案
2021-05-14 06:07:02
本文介紹一種基于FIFO結(jié)構(gòu)的優(yōu)化端點(diǎn)設(shè)計方案。
2021-05-31 06:31:35
本文介紹一種無電池近場通信 （NFC） 鍵盤設(shè)計方案。
2021-05-14 06:54:15
介紹一種汽車LED照明系統(tǒng)的設(shè)計方案
2021-05-13 06:52:48
介紹一種視頻監(jiān)控系統(tǒng)的設(shè)計方案
2021-05-31 07:07:58
介紹移動寬帶調(diào)制解調(diào)器的不同設(shè)計方案
2021-05-28 06:47:35
。然而，大多數(shù)ADC的數(shù)據(jù)手冊建議使用線性電源，因為其噪聲低于開關(guān)電源。這在某些情況下可能確實如此，但新的技術(shù)進(jìn)步已經(jīng)證明，開關(guān)電源也可以用于通信和醫(yī)療應(yīng)用?！ ”疚?b class="flag-6" style="color: red">介紹對于了解高速ADC電源
2018-09-30 16:31:56
們的建議，如有幫助，從精神到物質(zhì)上雙重感謝自己之前用過普通ADC7606，SPI接口的。對高速ADC不太了解，有以下疑問，還請前輩們不吝賜教： 高速ADC與普通ADC接口不一樣，高速ADC能否用DSP驅(qū)動采集數(shù)據(jù)，還是只能用FPGA?
2018-12-10 09:37:39
申請理由：借助此平臺完成數(shù)據(jù)的處理項目描述：高速ADC+高密度FPGA+高性能DSP，其中FPGA主要負(fù)責(zé)高速數(shù)據(jù)緩存，并對整個高速數(shù)據(jù)采集系統(tǒng)進(jìn)行控制；DSP器件擁有很強(qiáng)的數(shù)字信號處理能力和良好
2015-11-06 10:01:48
的設(shè)計方案不同，考慮的側(cè)重點(diǎn)不同，有些領(lǐng)域設(shè)計者也是愛好使用DSP的，諸如算法實現(xiàn)，協(xié)議的處理等等如果換作FPGA來處理那就得不償失。FPGA和DSP的區(qū)別還有很多，這里先說一點(diǎn)，希望能起到拋磚引玉的作用。具體的環(huán)境和設(shè)計方案各有其用武之地，設(shè)計者要根據(jù)自己的需要來選用。
2019-08-11 08:00:00
難以涉及了。所以相應(yīng)的應(yīng)用領(lǐng)域會有所限制。但是不同的領(lǐng)域客戶的設(shè)計方案不同，考慮的側(cè)重點(diǎn)不同，有些領(lǐng)域設(shè)計者也是愛好使用DSP的，諸如算法實現(xiàn)，協(xié)議的處理等等如果換作FPGA來處理那就得不償失。
5、適用
2023-06-01 11:03:14
本文介紹了一種基于DSP的USB 接口設(shè)計方案，分別從接口的硬件設(shè)計、接口操作原理、軟件設(shè)計流程以及中斷服務(wù)程序設(shè)計要點(diǎn)等方面進(jìn)行闡述，并利用Cypress 公司提供的USB2.0 接口芯片
2019-06-12 05:00:10
專用集成電路(ASIC)構(gòu)成的系統(tǒng)，其基本特征是功能固定、通常用于完成特定的算法。其缺點(diǎn)在于設(shè)計上受ASIC廠商設(shè)計思路限制，不具備可編程和可擴(kuò)展性，并且設(shè)計周期長、成本高。(3)A／D+DSP+FPGA方案在
2019-07-05 06:41:27
1 引言 嵌入式系統(tǒng)廣泛應(yīng)用于控制和通信領(lǐng)域。而這些系統(tǒng)運(yùn)行速度高，系統(tǒng)較復(fù)雜，常常集成超大規(guī)模FPGA器件、DSP器件、DDR存儲器以及各種接口電路。這對電源的輸出電壓值、功耗、電壓精度、上電順序
2019-07-24 07:18:02
1 引言嵌入式系統(tǒng)廣泛應(yīng)用于控制和通信領(lǐng)域。而這些系統(tǒng)運(yùn)行速度高，系統(tǒng)較復(fù)雜，常常集成超大規(guī)模FPGA器件、DSP器件、DDR存儲器以及各種接口電路。這對電源的輸出電壓值、功耗、電壓精度、上電順序
2019-07-22 06:51:10
所限制。但是不同的領(lǐng)域客戶的設(shè)計方案不同，考慮的側(cè)重點(diǎn)不同，有些領(lǐng)域設(shè)計者也是愛好使用DSP的，諸如算法實現(xiàn)，協(xié)議的處理等等如果換作FPGA來處理那就得不償失。 5、適用的場合 DSP適用于系統(tǒng)較低
2016-12-23 16:56:04
SEED-HPS6678(HPS6678)是北京艾睿合眾科技有限公司新推出的新一代高端DSP+FPGA應(yīng)用方案。DSP采用TI公司首顆最高主頻為10GHz的8核浮點(diǎn)DSP芯片TMS320C6678
2019-09-24 08:29:12
從ASIC到FPGA的轉(zhuǎn)換系統(tǒng)時鐘設(shè)計方案
2011-03-02 09:37:37
設(shè)計方案?！ D1：LCD移動電源 CSU8RP3429通過使用芯片自帶的兩路高速PWM（32MHz）和5路高性能ADC（12bit，死區(qū)小于3mV，經(jīng)特有的基準(zhǔn)源數(shù)字校正技術(shù)校正后內(nèi)部參考電壓精度為1
2018-10-10 16:50:51
本文詳細(xì)介紹了一種基于高速轉(zhuǎn)換芯片ADC08D1500和高端的FPGA Vertex-5的采集系統(tǒng)的設(shè)計，此采集系統(tǒng)的速度達(dá)到了1.5G，可以應(yīng)用在現(xiàn)代寬帶通信中。
2021-04-08 06:28:04
分享一款不錯的音頻信號采集與AGC算法的DSP設(shè)計方案
2021-06-08 06:24:56
Signal Proeessors，DSP)、高速現(xiàn)場可編程邏輯器件(Field ProgrammableGate Array，FPGA)的出現(xiàn)，可以在不增加現(xiàn)有雷達(dá)發(fā)射功率和接收靈敏度的前提下，在信噪比降為3
2019-07-04 06:55:39
會受一定的影響。?本文所提出的基于DSP+FPGA的控制系統(tǒng)方案，利用FPGA的容量大、可編程實現(xiàn)很多功能，結(jié)合DSP具有高速的信息處理能力的特點(diǎn),使得本控制系統(tǒng)非常簡潔，結(jié)構(gòu)靈活，通用性強(qiáng),系統(tǒng)也易于維護(hù)和擴(kuò)展。該方案基于軟件無線電的思想，是采用通用平臺的設(shè)計。?
2019-07-29 06:08:47
本電路方案為基于DSP2407 開發(fā)板實現(xiàn)cap的電路方案設(shè)計,內(nèi)附有原理圖，pcb以及源碼文件，適合剛?cè)腴Tdsp的小伙伴學(xué)習(xí)使用。有需要參考的可以下載來看看。
2020-12-11 09:42:20
基于DSP和FPGA的高速串行通信系統(tǒng)設(shè)計
2015-03-16 15:47:04
高速傳輸，但DSP價格過于昂貴。而利用FPGA和USB接口芯片結(jié)合的方案，具有功耗低、時鐘頻率高、速度快、效率高、組合形式靈活等特點(diǎn)，是單片機(jī)和DSP所無法比擬的。
2019-09-05 07:22:57
上學(xué)時做的變頻器設(shè)計方案，利用simulink仿真，基于FPGA的變頻器設(shè)計方案。
2014-09-10 10:40:12
基于FPGA的數(shù)據(jù)無阻塞交換設(shè)計方案，不看肯定后悔
2021-04-29 06:48:07
基于KeyStone架構(gòu)的DSP電源設(shè)計方案電源硬件電路設(shè)計與計算
2021-02-04 06:48:30
0 引言對于固定的簡單功能的實現(xiàn)，模擬電路具有結(jié)構(gòu)簡單，實現(xiàn)方便，成本低廉的優(yōu)點(diǎn)。在這方面，模擬電路得到廣泛的應(yīng)用。模擬電路中的RC正弦波振蕩電路具有一定的選頻特性，樂聲中的各音階頻率也是以固定的聲音頻率為機(jī)理的。本文介紹基于RC正弦波振蕩電路的簡易電子琴設(shè)計方案。
2019-07-16 08:04:57
多種EDA工具的FPGA設(shè)計方案
2012-08-17 10:36:17
、成本上的優(yōu)勢是巨大的?！ 〕松鲜鰞煞N方案，還有DSP+FPGA方案，以及選擇內(nèi)部嵌入DSP模塊的FPGA實現(xiàn)系統(tǒng)的方案。
2019-06-19 08:02:03
構(gòu)成高速緩存的方案有哪幾種？如何去實現(xiàn)一種海量緩存的設(shè)計？怎樣去實現(xiàn)一種基于DSP和ADC技術(shù)高速緩存和海量緩存？
2021-06-26 07:50:30
本文的創(chuàng)新點(diǎn)是提出了一種基于FPGA的高速數(shù)據(jù)中繼器設(shè)計方案，并綜合分析了ASIC和NP等方法設(shè)計的高速網(wǎng)絡(luò)中繼器設(shè)計方法，在設(shè)計的功能和靈活性兩方面做了很好的權(quán)衡。
2021-04-29 06:45:51
本文提出的DSP控制多片DDC芯片的接口設(shè)計方案，對于4路A/D轉(zhuǎn)換后的高速信號，分別通過DDC進(jìn)行下變頻和多級抽取濾波。
2021-04-20 06:20:27
求一種DSP+CPLD新型的智能儀器的設(shè)計方案
2021-05-08 07:54:25
求一種基于FPGA的鎖相環(huán)位同步提取電路的設(shè)計方案。
2021-04-29 06:52:21
詳解高速DSP系統(tǒng)PCB板的可靠性設(shè)計教你學(xué)會減少諧波失真的PCB設(shè)計方法闡述列車用高速數(shù)字PCB電路板抗干擾設(shè)計初學(xué)PCB的EMI設(shè)計心得以及高速PCB背板設(shè)計方案多層板PCB設(shè)計時的EMI解決方案
2014-12-16 13:55:37
Broadkey 6416板是一款高端的PCI總線數(shù)據(jù)采集卡，該卡可作軟件無線電數(shù)字中頻接收、數(shù)據(jù)采集、數(shù)據(jù)分析和信號處理等使用。該卡采用ADC＋FPGA＋DSP 的通用架構(gòu)，都采用高速、高性能
2010-02-05 15:04:28
系統(tǒng)工程。本文分別從以上幾方面介紹了基于 FPGA的光纖陀螺慣導(dǎo)系統(tǒng)溫控電路接口設(shè)計，該設(shè)計目前已應(yīng)用于實際系統(tǒng)中。經(jīng)過驗證，接口滿足系統(tǒng)要求，工作狀態(tài)良好。本文所述的 FPGA接口設(shè)計方案是可靠，穩(wěn)定
2020-08-19 09:29:48
提出了一種基于DSP 的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計方案，對其中高速A/D、高速緩存。DSP 控制以及數(shù)據(jù)通訊接口等內(nèi)容進(jìn)行了討論，提出了更為有效的同步控制方式。該設(shè)計方案電路
2009-06-12 16:37:58
17 介紹了一種基于FPGA 的LED 大屏設(shè)計方案，采用自頂向下的設(shè)計思想，設(shè)計了基于FPGA 的雙口RAM 和掃描控制電路，解決了傳統(tǒng)LED 大屏設(shè)計中，控制系統(tǒng)復(fù)雜﹑可靠性差的問題。關(guān)鍵
2009-06-15 09:34:1426 隨著ADC 器件速率的提高以及FPGA、DSP 器件運(yùn)算速度的提升，高速AD 和信號處理系統(tǒng)之間需要進(jìn)行高速、穩(wěn)定的數(shù)據(jù)傳輸，原來廣泛應(yīng)用CPCI 以及FDPD 高速總線的帶寬已經(jīng)無法滿足寬
2009-11-30 14:13:1441 本文介紹了一種基于FPGA 的高速多路數(shù)據(jù)采集系統(tǒng)的設(shè)計方案，描述了系統(tǒng)的主要組成及FPGA 的實現(xiàn)方法。在硬件上FPGA 采用ACEX1K100 器件，用于實現(xiàn)A/D 轉(zhuǎn)換器的控制電路、多路
2009-12-19 16:02:3350 介紹了一種基于DSP和FPGA的GPS-B碼時統(tǒng)終端系統(tǒng)的設(shè)計方案,提出了一種利用FPGA對IRIG-B碼進(jìn)行解碼的設(shè)計方法。詳細(xì)論述了具體的設(shè)計方案及軟硬件的實現(xiàn)。通過將快速的DSP與FPGA相結(jié)
2010-02-24 13:48:4922 基于FPGA的高精度相位測量儀的設(shè)計方案
引言
隨著集成電路的發(fā)展，利用大規(guī)模集成電路來完成各種高速、高精度電子儀器的設(shè)計已經(jīng)成為一種行之有
2009-11-12 09:52:47967 
基于FPGA的無線通信收發(fā)模塊設(shè)計方案
1 前言
近年來，隨著半導(dǎo)體工藝技術(shù)和設(shè)計方法的迅速發(fā)展，系統(tǒng)級芯片SOC的設(shè)計得以高速發(fā)展，
2009-12-10 10:11:071707 
基于ADC和FPGA脈沖信號測量的設(shè)計方案
0引言
測頻和測脈寬現(xiàn)在有多種方法。通?；贛CU的信號參數(shù)測量，由于其MCU工作頻率很低，所以能夠達(dá)到的精度也
2009-12-21 09:13:231501 
基于DSP處理器的光纖高溫測量儀的設(shè)計方案
摘要：介紹了一種基于DSP處理器的光纖高溫測量儀的設(shè)計方案。該測量儀以TMS320F2812芯片為核心，在硬件設(shè)計的基礎(chǔ)上，
2010-01-08 10:59:19899 
基于FPGA的高速定點(diǎn)FFT算法的設(shè)計方案
引 言 快速傅里葉變換(FFT)作為計算和分析工具，在眾多學(xué)科領(lǐng)域(如信號處理、圖像處理、生物信息學(xué)、計算物理
2010-02-09 10:47:50992 
基于FPGA設(shè)計DSP的實踐與改進(jìn)
當(dāng)設(shè)計的系統(tǒng)需要對數(shù)字信號進(jìn)行處理時，常采用通用 DSP（Digital Signal Process）處理器，這樣的設(shè)計方案通用性好，且還有各種較為成熟的
2010-03-01 10:47:56554 
多種EDA工具的FPGA設(shè)計方案
概述：介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計的實現(xiàn)原理及方法,其中包括設(shè)計輸入、綜合、功能仿真、實現(xiàn)、時序仿真、配
2010-05-25 17:56:59670 
FPGA設(shè)計的高速FIFO電路技術(shù)
本文主要介紹高速FIFO電路在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用，相關(guān)電路主要有高速A/D轉(zhuǎn)換器、FPGA、SDRAM存儲器等。圖1為本方案的結(jié)構(gòu)框圖。在大容量
2010-05-27 09:58:592226 
摘要：為了實現(xiàn)高速HDLC通訊協(xié)議，設(shè)計了DSP+FPGA結(jié)構(gòu)的485通訊接口，接口包括DSP、FPGA、485轉(zhuǎn)換等硬件電路，以及DSP與FPGA之間的數(shù)據(jù)交換程序和FPGA內(nèi)部狀態(tài)機(jī)；其中DSP用于實現(xiàn)數(shù)據(jù)控制，FPGA用于實現(xiàn)HDLC通訊協(xié)議，DSP與FPGA之間采用XINTF方式，通過雙FI
2011-02-25 17:24:3498 本文介紹對于了解高速ADC電源設(shè)計至關(guān)重要的各種測試測量方法。為了確定轉(zhuǎn)換器對供電軌噪聲影響的敏感度，以及確定供電軌必須處于何種噪聲水平才能使ADC實現(xiàn)預(yù)期性能，有兩種測
2011-06-28 09:51:151027 
以TI公司的電機(jī)控制專用芯片TMS320LF2407A為例介紹電力電子裝置中控制系統(tǒng)的硬件設(shè)計方案.包括DSP的電平轉(zhuǎn)換#時鐘#復(fù)位#譯碼#片外存儲#鍵盤#液晶顯示與必要的外圍電路.
2011-10-12 16:24:2591 介紹了一種基于DSP和FPGA的磁鐵電源控制器的設(shè)計方案，闡述了該控制器硬件系統(tǒng)的組成，包括信號調(diào)理電路、中間數(shù)據(jù)處理部分、后端的驅(qū)動電路。同時給出了DSP和FPGA之間通過SPI接口
2012-07-27 16:20:3136 基于FPGA技術(shù)的RS232接口時序電路設(shè)計方案
2017-01-26 11:36:5529 數(shù)字電路設(shè)計方案中DSP與FPGA的比較與選擇
2017-01-18 20:39:1315 DSP與FPGA高速的數(shù)據(jù)傳輸有三種常用接口方式: EMIF, HPI 和 McBSP 方式。而采用 EMIF 接口方式, 利用 FPGA ( 現(xiàn)場可編程邏輯門陣列) 設(shè)計 FIFO的接口電路，即可實現(xiàn)高速互聯(lián)。
2017-02-11 14:16:102487 
基于雙DSP和雙FPGA的高速圖像處理系統(tǒng)設(shè)計_吳雷
2017-03-16 09:28:512 基于FPGA和DSP的高速圖像處理系統(tǒng)
2017-10-19 13:43:3119 基于FPGA的高速DSP與液晶模塊接口的實現(xiàn)
2017-10-19 13:46:233 摘要：介紹了一種基于DSP的USB 接口設(shè)計方案，分別從接口的硬件設(shè)計、接口操作原理、軟件設(shè)計流程以及中斷服務(wù)程序設(shè)計要點(diǎn)等方面進(jìn)行闡述，并利用Cypress 公司提供的USB2.0 接口芯片
2017-10-21 09:32:073 的應(yīng)用中是一個關(guān)鍵部分。由于其他結(jié)構(gòu)諸如兩步快閃結(jié)構(gòu)或內(nèi)插式結(jié)構(gòu)都很難在高輸入頻率下提供低諧波失真，因此流水線結(jié)構(gòu)在高速低功耗的ADC應(yīng)用中也成為一個比較常用的結(jié)構(gòu)。 作為流水線ADC前端的采樣保持電路是整個系統(tǒng)的關(guān)鍵模塊電路
2017-11-16 15:23:311 高速率跳頻、高帶寬技術(shù)是提高跳頻發(fā)射機(jī)性能的關(guān)鍵，本文結(jié)合軟件無線電思想和架構(gòu)，提出一種基于FPGA+DSP的跳頻電臺傳輸系統(tǒng)的設(shè)計方案，該系統(tǒng)兼容多種調(diào)制方式和跳頻速率及數(shù)碼率。系統(tǒng)采用上下變頻器作為系統(tǒng)基帶信號與中頻信號之間的頻率轉(zhuǎn)換器，還給出了系統(tǒng)電路原理圖和程序流程圖。
2017-11-22 08:02:361840 
的應(yīng)用中是一個關(guān)鍵部分。由于其他結(jié)構(gòu)諸如兩步快閃結(jié)構(gòu)或內(nèi)插式結(jié)構(gòu)都很難在高輸入頻率下提供低諧波失真，因此流水線結(jié)構(gòu)在高速低功耗的ADC應(yīng)用中也成為一個比較常用的結(jié)構(gòu)。 作為流水線ADC前端的采樣保持電路是整個系統(tǒng)的關(guān)鍵模塊電路
2017-12-07 10:45:235 基于FPGA的調(diào)焦電路設(shè)計方案資料下載
2018-05-07 15:53:089 本文首先分析了FPGA是否會取代DSP，其次介紹了FPAG結(jié)構(gòu)特點(diǎn)與優(yōu)勢及DSP的基本結(jié)構(gòu)和特征，最后闡述了FPGA與DSP兩者之間的區(qū)別。
2018-05-31 09:51:2535711 
本文采用ADC+高頻時鐘電路+FPGA+DSP的結(jié)構(gòu)模式，設(shè)計了一種實時采樣率為2 Gsps的數(shù)字存儲示波器數(shù)據(jù)采集系統(tǒng)，為國內(nèi)高速高分辨率的數(shù)據(jù)采集系統(tǒng)的研制提供了一個參考方案。
2019-05-03 09:19:005271 
介紹了1種基于FPGA和DSP的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計和實現(xiàn)，其FPGA采用Altera公司ACEX 1K系列的EPIK50Tcl443器件，DSP芯片采用TI公司TMs320系列
2018-11-07 17:18:2418 新型多通道通用信號處理平臺主要包括高速AD芯片、Xilinx最新UltraScale系列FPGA和TI的多核DSP，原理框圖如圖1所示。其中FPGA和高速ADC之間數(shù)據(jù)傳輸采用JESD204B接口總線。
2020-07-16 09:25:162356 
高速反串行板(HSDB)/(HSC-ADC-FPGA)
2021-04-15 20:06:2710 基于FPGA的偽隨機(jī)數(shù)發(fā)生器設(shè)計方案
2021-06-28 14:36:494 電子發(fā)燒友網(wǎng)站提供《高速ADC電源設(shè)計方案.pdf》資料免費(fèi)下載
2023-11-10 16:20:260
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論