DS90CR285 +3.3V 上升沿?cái)?shù)據(jù)選通 LVDS 28 位頻道 - 66 MHz

數(shù)據(jù)： DS90CR285/DS90CR286 3.3V Rising Edge Data Strobe LVDS 28Bit Channel Link- 66MHz 數(shù)據(jù)表

描述

DS90CR285發(fā)送器將28位LVCMOS /LVTTL數(shù)據(jù)轉(zhuǎn)換為4個(gè)LVDS（低壓差分信號(hào)）數(shù)據(jù)流。鎖相發(fā)送時(shí)鐘通過(guò)第五LVDS鏈路與數(shù)據(jù)流并行發(fā)送。發(fā)送時(shí)鐘的每個(gè)周期28比特的輸入數(shù)據(jù)被采樣和發(fā)送。 DS90CR286接收器將LVDS數(shù)據(jù)流轉(zhuǎn)換回28位LVCMOS /LVTTL數(shù)據(jù)。在66MHz的發(fā)送時(shí)鐘頻率下，以每LVDS數(shù)據(jù)信道462Mbps的速率發(fā)送28比特的TTL數(shù)據(jù)。使用66 MHz時(shí)鐘，數(shù)據(jù)吞吐量為1.848 Gbit /s（231 Mbytes /s）。

數(shù)據(jù)線(xiàn)的多路復(fù)用可大幅減少電纜數(shù)量。長(zhǎng)距離并行單端總線(xiàn)通常需要每個(gè)有源信號(hào)接地線(xiàn)（并且具有非常有限的噪聲抑制能力）。因此，對(duì)于28位寬的數(shù)據(jù)和一個(gè)時(shí)鐘，需要多達(dá)58個(gè)導(dǎo)體。 Channel Link芯片組只需要11個(gè)導(dǎo)體（4個(gè)數(shù)據(jù)對(duì)，1個(gè)時(shí)鐘對(duì)和至少1個(gè)接地）。這使得所需的電纜寬度減少了80％，從而節(jié)省了系統(tǒng)成本，減少了連接器的物理尺寸和成本，并降低了由于電纜尺寸較小而導(dǎo)致的屏蔽要求。

28 LVCMOS /LVTTL輸入可以支持各種信號(hào)組合。例如，七個(gè)4位半字節(jié)或三個(gè)9位（字節(jié)+奇偶校驗(yàn)）和1個(gè)控制。

特性

單+ 3.3V電源
芯片組（Tx + Rx）功耗<250 mW（典型值）
掉電模式（總計(jì)<0.5 mW）
帶寬高達(dá)231兆字節(jié)/秒
高達(dá)1.848 Gbps數(shù)據(jù)吞吐量
窄總線(xiàn)減小電纜尺寸
用于低EMI的290 mV擺動(dòng)LVDS器件
+ 1V共模范圍（約+ 1.2V）
PLL無(wú)需外部元件
兩種器件均采用薄型56引腳TSSOP封裝
上升沿?cái)?shù)據(jù)選通
與TIA /EIA-644 LVDS標(biāo)準(zhǔn)兼容
ESD等級(jí)＆gt; 7 kV
工作溫度：-40°C至+ 85°C

所有商標(biāo)均為其各自所有者的財(cái)產(chǎn)。

參數(shù) 與其它產(chǎn)品相比?SerDes/信道鏈路

?
Protocols
Function
Parallel Bus Width (bits)
Compression Ratio
ESD (kV)
Input Compatibility
Output Compatibility
Supply Voltage(s) (V)
Data Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

DS90CR285
Channel-Link I ? ?
Serializer ? ?
28 ? ?
28 to 4 ? ?
7 ? ?
LVCMOS ? ?
LVDS ? ?
3.3 ? ?
1848 ? ?
Catalog ? ?
-40 to 85 ? ?
TSSOP ? ?
56TSSOP: 113 mm2: 8.1 x 14(TSSOP) ? ?
56TSSOP ? ?