DS90CR286A-Q1 +3.3V 上升沿數(shù)據(jù)選通 LVDS 接收器 28 位頻道鏈接 - 66 MHz

數(shù)據(jù)： DS90CR286A/-Q1 (or DS90CR216A) 3.3-V Rising Edge Data Strobe LVDS Receiver 28-Bit (or 21-Bit) Channel Link-66 MHz 數(shù)據(jù)表

描述

DS90CR286A接收器將四個LVDS數(shù)據(jù)流轉(zhuǎn)換回并行的28位LVCMOS數(shù)據(jù)。同樣可用的DS90CR216A接收器可將三個LVDS數(shù)據(jù)流轉(zhuǎn)換回并行的21位LVCMOS數(shù)據(jù)。兩個接收器的輸出均在上升沿選通。

接收器LVDS時鐘的工作頻率為20至66 MHz。器件鎖相到輸入時鐘，對LVDS數(shù)據(jù)線上的串行比特流進(jìn)行采樣，并將它們轉(zhuǎn)換為并行輸出數(shù)據(jù)。在輸入時鐘頻率為66 MHz時，每個LVDS輸入線以462 Mbps的比特率運行，DS90CR286A的最大吞吐量為1.848 Gbps，DS90CR216A的最大吞吐量為1.386 Gbps。

DS90CR286A與上一代接收器相比，DS90CR216A器件得到了增強，并在接收器輸出上提供了更寬的數(shù)據(jù)有效時間。使用這些串行鏈路器件非常適合解決與在寬，高速并行LVCMOS接口上傳輸數(shù)據(jù)相關(guān)的EMI和電纜尺寸問題。兩種器件均采用TSSOP封裝。

特性

20至66 MHz移位時鐘支持
接收器輸出時鐘50％占空比
Rx輸出的最佳設(shè)置和保持時間
Rx功耗＆lt;在66°MHz最差情況下270 mW（典型值）
Rx掉電模式＆lt; 200μW（Max）
ESD額定值＆gt; 7kV（HBM），> 700 V（EIAJ）
PLL無需外部元件
與TIA /EIA-644 LVDS標(biāo)準(zhǔn)兼容
薄型56引腳或48引腳DGG （TSSOP）
封裝
工作溫度：-40°C至85°C
汽車Q級可用 - AEC-Q100級
3合格

參數(shù) 與其它產(chǎn)品相比?SerDes/信道鏈路

?
Protocols
Function
Parallel Bus Width (bits)
Compression Ratio
ESD (kV)
Input Compatibility
Output Compatibility
Supply Voltage(s) (V)
Data Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

DS90CR286A-Q1
Channel-Link I ? ?
Deserializer ? ?
28 ? ?
28 to 4 ? ?
7 ? ?
LVDS ? ?
LVCMOS ? ?
3.3 ? ?
1848 ? ?
Automotive ? ?
-40 to 85 ? ?
TSSOP ? ?
56TSSOP: 113 mm2: 8.1 x 14(TSSOP) ? ?
56TSSOP ? ?