隨著可編程邏輯器件的發(fā)展，F(xiàn)PGA的應(yīng)用已經(jīng)越來(lái)越廣泛，且用可編程邏輯器件代替?zhèn)鹘y(tǒng)的普通集成電路已成為一種發(fā)展的趨勢(shì)。可編程邏輯器件FPGA以其高集成度、高速度、開(kāi)發(fā)周期短、穩(wěn)定性好而受到了人們
2021-01-04 10:36:00
2066 
完成乘法，實(shí)現(xiàn)3×4，只要通過(guò)寫程序讓3連續(xù)加4次就可以完成了。而可編程邏輯器件的兩種主要類型是現(xiàn)場(chǎng)可編程門陣列（FPGA）和復(fù)雜可編程邏輯器件（CPLD）。 在這兩類可編程邏輯器件中，F(xiàn)PGA提供了
2014-04-15 10:02:54
可編程邏輯器件FPGA／CPLD結(jié)構(gòu)與應(yīng)用.ppt
2017-01-21 20:34:49
可編程邏輯器件(prog ramm able logic device,PLD)件的功能不是固定不變的,它可根據(jù)用戶的需要而進(jìn)行改變,即由編程的方法來(lái)確定器件的邏輯功能。可編程邏輯器件自 20 世紀(jì)
2019-02-26 10:08:08
ASIC。PLD的種類較多，目前廣泛使用的PLD器件主要是復(fù)雜可編程邏輯器件CPLD（Complex Programmable Logic Device）和現(xiàn)場(chǎng)可編程門陣列FPGA（Field
2021-07-13 08:00:00
可編程邏輯器件實(shí)驗(yàn)指導(dǎo)書
2009-09-16 15:11:22
可編程邏輯器件是如何發(fā)展的？
2021-04-29 06:23:22
應(yīng)用，這種快樂(lè)試試你就會(huì)懂的。話不多說(shuō)，上貨。半導(dǎo)體存儲(chǔ)器和可編程邏輯器件簡(jiǎn)介半導(dǎo)體存儲(chǔ)器是一種能存儲(chǔ)大量二值信息的半導(dǎo)體器件。在電子計(jì)算機(jī)以及其他一些數(shù)字系統(tǒng)的工作過(guò)程中，都需要對(duì)大量的數(shù)據(jù)進(jìn)行存儲(chǔ)
2023-02-23 15:24:55
PLD可編程邏輯器件 英文全稱為：programmable logic device 即 PLD。PLD是做為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對(duì)器件編程來(lái)確定。一般的PLD的集成度很高
2021-07-22 09:05:48
約束設(shè)計(jì)與時(shí)序分析6.1 概述6.2 時(shí)序約束6.3 約束編輯器6.4 時(shí)序分析器6.5 本章小結(jié)第7章 可編程邏輯器件的高級(jí)設(shè)計(jì)7.1 概述7.2 宏生成器7.3 增量設(shè)計(jì)7.4 模塊化設(shè)計(jì)7.5
2012-02-27 14:43:30
1938.10.3 使用ISE仿真器進(jìn)行時(shí)序仿真197第9章 設(shè)計(jì)下載2009.1 可編程邏輯器件配置接口2009.1.1 主串行模式2019.1.2 主SPI模式2029.1.3 主BPI模式2049.1.4 主
2012-04-24 09:18:46
專家都是如何使用超低功耗的復(fù)雜可編程邏輯器件（CPLD）的？從他們的嵌入式設(shè)計(jì)中的I/O子系統(tǒng)中學(xué)到了什么？
2021-04-08 06:31:20
為什么復(fù)雜可編程邏輯器件需要重新上電才能工作？如何去解決AVR單片機(jī)上電復(fù)位不可靠的問(wèn)題？
2021-07-07 06:53:08
的PLD就可以了。CPLD和FPGA??可編程邏輯器件的兩種類型是現(xiàn)場(chǎng)可編程門陣列（FPGA）和復(fù)雜可編程邏輯器件（CPLD）。在這兩類可編程邏輯器件中，F(xiàn)PGA提供了最高的邏輯密度、最豐富的特性和最高
2009-05-29 11:36:21
分享一款不錯(cuò)的基于可編程邏輯器件PLD的數(shù)字電路設(shè)計(jì)方案
2021-04-30 06:34:54
介紹了一種基于復(fù)雜可編程邏輯器件(CPLD)的120MHZ高速A/D采集卡的設(shè)計(jì)方法。給出了這種采集卡的硬件原理電路和主要的軟件設(shè)計(jì)思路。采用該設(shè)計(jì)方法設(shè)計(jì)的數(shù)據(jù)采集卡具有包括負(fù)延遲觸發(fā)等多種觸發(fā)方式,具有體積小，工作可靠，控制簡(jiǎn)單等特點(diǎn)。
2011-03-05 12:52:28
摘要：介紹了可編程邏輯器件在數(shù)字信號(hào)處理系統(tǒng)中的應(yīng)用。并運(yùn)用VHDL語(yǔ)言對(duì)采用Lattice公司的ispLSI1032E可編程邏輯器件所構(gòu)成的乘法器的結(jié)構(gòu)、原理及各位加法器的VHDL作了詳細(xì)的描述
2019-06-28 06:14:11
【摘要】：介紹了基于FPGA的任意分頻系數(shù)的分頻器的設(shè)計(jì),該分頻器能實(shí)現(xiàn)分頻系數(shù)和占空比均可以調(diào)節(jié)的3類分頻:整數(shù)分頻、小數(shù)分頻和分數(shù)分頻。所有分頻均通過(guò)VHDL語(yǔ)言進(jìn)行了編譯并且給出了仿真圖。本
2010-04-26 16:09:01
CLC5958的內(nèi)部結(jié)構(gòu)及基本特性CLC5958應(yīng)用的注意事項(xiàng)有哪些采用可編程邏輯器件和A/D轉(zhuǎn)換器組成的高速數(shù)據(jù)采集卡的設(shè)計(jì)方案
2021-04-15 06:50:05
怎么實(shí)現(xiàn)基于可編程邏輯器件的數(shù)字電路設(shè)計(jì)？
2021-05-06 08:36:18
要設(shè)計(jì)小數(shù)分頻PLL，基本架構(gòu)已經(jīng)確定：使用基于MASH111的DSM，雙模預(yù)分頻器+PScounter實(shí)現(xiàn)?，F(xiàn)在遇到的問(wèn)題是，不知道怎么把小數(shù)分頻控制字經(jīng)過(guò)DSM后的輸出與整數(shù)分頻控制字結(jié)合起來(lái)去控制（雙模分頻器+PScounter）可編程分頻器此前沒(méi)做過(guò)小數(shù)分頻PLL，求助大佬們點(diǎn)撥一二
2021-06-24 07:20:38
本文以乘法器的設(shè)計(jì)為例，來(lái)說(shuō)明采用可編程邏輯器件設(shè)計(jì)數(shù)字系統(tǒng)的方法。
2021-04-29 06:22:10
數(shù)字電子技術(shù)-- 可編程邏輯器件[hide][/hide]
2017-03-05 10:51:17
數(shù)字電子技術(shù)--可編程邏輯器件[hide][/hide]
2017-05-01 22:29:19
本文提出一種利用復(fù)雜可編程邏輯器件（Complex Programmable Logic Device，CPLD）設(shè)計(jì)技術(shù)［3］實(shí)現(xiàn)專用鍵盤接口芯片的方案。
2021-04-15 06:55:36
為實(shí)現(xiàn)多點(diǎn)校正法，筆者設(shè)計(jì)了基于復(fù)雜可編程邏輯器件的硬件校正實(shí)現(xiàn)方案，實(shí)驗(yàn)表明，該校正系統(tǒng)可將圖像傳感器CL512J的非均勻度由40%校正到2%. 因此，多點(diǎn)校正法及其實(shí)現(xiàn)系統(tǒng)能在不提高制造工藝和進(jìn)一步研究光敏元結(jié)構(gòu)的基礎(chǔ)上，有效地降低圖像傳感器的非均勻性，獲得較為理想的圖像質(zhì)量。
2021-04-28 06:05:34
使用VHDL語(yǔ)言怎樣實(shí)現(xiàn)數(shù)控半整數(shù)分頻器，就當(dāng)輸入為3時(shí)，就實(shí)現(xiàn)3.5分頻，當(dāng)輸入為4時(shí)，就實(shí)現(xiàn)4.5分頻，同時(shí)要求占空比為50%。
2014-12-02 18:28:57
如何選擇PLC可編程邏輯器件？
2021-04-27 06:39:03
可編程邏輯器件設(shè)計(jì)
(264頁(yè)，nlc格式)
2006-03-25 16:41:01
66 5G8630輸出頻率可編程分頻器是上海元件五廠自行設(shè)計(jì)制造的新型可編程分頻器件,它具有功耗低、輸入阻抗高、集成性強(qiáng)、使用靈活方便等特點(diǎn).文中介紹了5G8630的主要參數(shù)和引腳功能
2009-04-28 17:14:2221 本文通過(guò)詳細(xì)介紹PLD 器件在積分式A/D 轉(zhuǎn)換器數(shù)字控制部分的設(shè)計(jì)，說(shuō)明可編程邏輯器件（PLD）主要是復(fù)雜可編程邏輯器件（CPLD）在數(shù)字邏輯系統(tǒng)設(shè)計(jì)中良好的移植性及穩(wěn)定性。
2009-08-29 10:17:4328 一種基于可編程邏輯器件的等精度頻率計(jì)的設(shè)計(jì)原理、硬件組成和軟件實(shí)現(xiàn)關(guān)鍵詞：可編程邏輯器等精度 頻率 周期 脈寬 占空比
2009-09-07 16:05:3431 可編程邏輯器件應(yīng)用設(shè)計(jì)技巧100問(wèn)：1． 么是.scf？答：SCF文件是MAXPLUSII的仿真文件, 可以在MP2中新建.2． 用Altera_Cpld作了一個(gè)186（主CPU）控制sdram的控制接口, 發(fā)現(xiàn)問(wèn)題：要使得s
2009-10-01 19:00:0041 在復(fù)雜數(shù)字邏輯電路設(shè)計(jì)中，經(jīng)常會(huì)用到多個(gè)不同的時(shí)鐘信號(hào)。介紹一種通用的分頻器，可實(shí)現(xiàn)2～256 之間的任意奇數(shù)、偶數(shù)、半整數(shù)分頻。首先簡(jiǎn)要介紹了FPGA 器件的特點(diǎn)和應(yīng)用范
2009-11-01 14:39:1978 可編程邏輯器件資料:Cyclone Device Handbook, Volume 1Stratix III Device Handbook, Volume 1MAX II Device Handbook
2009-12-08 16:32:170 基于復(fù)雜可編程邏輯器件(CPLD)的120MHZ高速AD采集卡的設(shè)計(jì):介紹了一種基于復(fù)雜可編程邏輯器件高速AD采集卡的設(shè)計(jì)方法,給出了這種采集卡的硬件原理電路和主要的軟件設(shè)計(jì)思路,采用
2010-01-17 09:37:4639 基于FPGA 的等占空比任意整數(shù)分頻器的設(shè)計(jì)
給出了一種基于FPGA 的等占空比任意整數(shù)分頻電路的設(shè)計(jì)方法。首先簡(jiǎn)要介紹了FPGA 器件的特點(diǎn)和應(yīng)用范圍, 接著討論了一
2010-02-22 14:22:3239 可編程邏輯器件基礎(chǔ)及應(yīng)用實(shí)驗(yàn)指導(dǎo)書
《可編程邏輯器件基礎(chǔ)及應(yīng)用》是一門側(cè)重掌握可編程邏輯器件的基本結(jié)構(gòu)和原理的課程。重點(diǎn)是使學(xué)生掌握基于可編程
2010-03-24 14:22:4629 提出了一種通用的可編程雙模分頻器，電路主要由3 部分組成: 9/8 預(yù)分頻器，8 位可編程計(jì)數(shù)器和ΣΔ調(diào)制器構(gòu)成。通過(guò)打開(kāi)或者關(guān)斷ΣΔ 調(diào)制器的輸出來(lái)實(shí)現(xiàn)分?jǐn)?shù)和整數(shù)分頻兩種工作
2010-04-23 08:39:3530 簡(jiǎn)要介紹了CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍,并以分頻比為2.5和1.5的分頻器的設(shè)計(jì)為例,介紹了在MaxPlusII開(kāi)發(fā)軟件下,利用VHDL硬件描述語(yǔ)言以及原理圖的輸入方式來(lái)設(shè)計(jì)數(shù)字邏輯電路的過(guò)
2010-07-17 17:55:5736 摘要：簡(jiǎn)要介紹了CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍，并以分頻比為2.5的半整數(shù)分頻器的設(shè)計(jì)為例，介紹了在MAX+plus II開(kāi)發(fā)軟件下，利用VHDL硬件描述語(yǔ)言以及原理圖的輸
2006-03-13 19:36:44869 
用VHDL語(yǔ)言實(shí)現(xiàn)3分頻電路
標(biāo)簽/分類：
眾所周知，分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本設(shè)計(jì)之一，盡管在目前大部分設(shè)計(jì)中，廣泛使用芯片廠家集成的鎖相
2007-08-21 15:28:165527 基于單片機(jī)的復(fù)雜可編程邏輯器件快速配置方法
基于SRAM（靜態(tài)隨機(jī)存儲(chǔ)器）的可重配置PLD（可編程邏輯器件）的出現(xiàn)，為系統(tǒng)設(shè)計(jì)者動(dòng)態(tài)改變運(yùn)行電路
2009-03-28 16:47:17749 
第三十二講 可編程邏輯器件及應(yīng)用第10章 可編程邏輯器件及應(yīng)用10.1 概述10.1.1 PLD器件的基本結(jié)構(gòu)10.1.2 PLD器件的分類10.1.3 PLD器件的優(yōu)點(diǎn)一、
2009-03-30 16:37:511333 
【摘 要】 介紹了可編程邏輯器件的結(jié)構(gòu)、優(yōu)點(diǎn)，及其在一種高準(zhǔn)確度A／D轉(zhuǎn)換器中的應(yīng)用。設(shè)計(jì)中采用了通用陣列邏輯芯片GAL16V8。
2009-05-15 22:30:08781 
什么是PLD(可編程邏輯器件)
PLD是可編程邏輯器件（Programable Logic Device）的簡(jiǎn)稱，F(xiàn)PGA是現(xiàn)場(chǎng)可編程門陣列（Field Programable Gate Array)
2009-06-20 10:32:3214283 
摘要：簡(jiǎn)要介紹了CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍，并以分頻比為2.5的半整數(shù)分頻器的設(shè)計(jì)為例，介紹了在MAX+plus II開(kāi)發(fā)軟件下，利用VHDL硬件描述語(yǔ)言以及原理圖的輸
2009-06-20 12:45:00627 
用VHDL語(yǔ)言實(shí)現(xiàn)3分頻電路(占空比為2比1)
分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本設(shè)計(jì)之一，盡管在目前大部分設(shè)計(jì)中，廣泛使用芯片廠家集成的鎖
2009-06-22 07:46:337831 基于可編程邏輯器件的數(shù)字電路設(shè)計(jì)
0 引 言
可編程邏輯器件PLD(Programmable Logic De-vice)是一種數(shù)字電路，它可以由用戶來(lái)進(jìn)行編程和進(jìn)行配置，利用它可以
2009-11-16 10:46:411473 
可編程分頻器電路
可編程分頻器：計(jì)數(shù)器可以對(duì)計(jì)數(shù)脈沖分頻，改變計(jì)數(shù)器的模便可以改變分頻比。根據(jù)這個(gè)原理，可以用集成計(jì)數(shù)
2010-01-12 13:58:073187 
介紹了一種基于FPGA的雙模前置小數(shù)分頻器的分頻原理及電路設(shè)計(jì),并用VHDL編程實(shí)現(xiàn)分頻器的仿真.
2011-11-29 16:43:0648 7.1 可編程邏輯器件的基本原理 7.2 可編程邏輯器件的設(shè)計(jì)技術(shù) 7.3 可編程邏輯器件的編程與配置
2012-05-23 10:46:19142 可編程邏輯器件PLD（programmable logic device）是作為一種通用集成電路生產(chǎn)的，其邏輯功能按照用戶對(duì)器件編程來(lái)決定。一般的PLD的集成度很高，足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要
2012-06-16 22:13:38
復(fù)雜可編程邏輯器件_CPLD_在DSP交流電機(jī)控制系統(tǒng)中的應(yīng)用
2016-04-15 18:06:159 可編程邏輯器件簡(jiǎn)介，相關(guān)詳細(xì)學(xué)習(xí)。
2016-04-26 16:55:360 可編程邏輯器件學(xué)習(xí)，壓縮包內(nèi)共10篇學(xué)文檔
2016-09-02 16:54:4038 可編程邏輯器件FPGA／CPLD結(jié)構(gòu)與應(yīng)用
2016-12-11 23:38:390 數(shù)字電子技術(shù)--可編程邏輯器件
2016-12-12 22:07:220 數(shù)字電子技術(shù)-- 可編程邏輯器件
2016-12-12 22:07:220 基于單片機(jī)的復(fù)雜可編程邏輯器件快速配置方法
2017-01-18 20:35:098 可編程邏輯器件（書皮）
2022-07-10 14:34:540 可編程邏輯器件原理、開(kāi)發(fā)與應(yīng)用
2017-09-19 16:04:4919 Peterson發(fā)起這個(gè)概念后，它們已經(jīng)有很長(zhǎng)的一段歷史了。FPGA和它們最相近的兄弟復(fù)雜可編程邏輯器件（CPLD）的區(qū)別在于它們能夠完成復(fù)雜功能的能力，它們就像一個(gè)“空白的畫布”，它們的功能在之后被描繪在畫布上，而不是由廠家預(yù)先特定地賦予。
2018-09-25 09:17:005847 分頻器主要分為偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻和小數(shù)分頻，如果在設(shè)計(jì)過(guò)程中采用參數(shù)化設(shè)計(jì)，就可以隨時(shí)改變參量以得到不同的分頻需要。
2019-02-01 01:28:0015719 
可編程邏輯器件即PLD。PLD是做為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對(duì)器件編程來(lái)確定。一般的PLD的集成度很高，足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要。
2019-12-11 07:03:002075 
分頻器是一種基本電路，通常用來(lái)對(duì)某個(gè)給定頻率進(jìn)行分頻，得到所需的頻率。整數(shù)分頻器的實(shí)現(xiàn)非常簡(jiǎn)單，可采用標(biāo)準(zhǔn)的計(jì)數(shù)器，也可以采用可編邏輯器件設(shè)計(jì)實(shí)現(xiàn)。但在某些場(chǎng)合下，時(shí)鐘源與所需的頻率不成整數(shù)倍關(guān)系，此時(shí)可采用小數(shù)分頻器進(jìn)行分頻。
2019-11-20 07:05:006652 CPLD(復(fù)雜可編程邏輯器件)，它是從PAL和GAL器件發(fā)展出來(lái)的器件，相對(duì)而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍。
2019-08-09 14:12:244769 
可編程邏輯器件（FPGA）一直以其設(shè)計(jì)靈活性以及現(xiàn)場(chǎng)可編程特性在市場(chǎng)上穩(wěn)穩(wěn)固守著一席之地，隨著半導(dǎo)體制造工藝的進(jìn)步，器件集成度越來(lái)越高，其應(yīng)用也日益復(fù)雜。，
2019-11-21 14:51:27533 本系統(tǒng)以AD7892SQ和CPLD（復(fù)雜可編程邏輯器件）為核心設(shè)計(jì)了一個(gè)多路信號(hào)采集電路，包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換，CPLD控制等。采用硬件描述語(yǔ)言Verilog HDL編程，通過(guò)采用CPLD使數(shù)據(jù)采集的實(shí)時(shí)性得到提高。
2020-03-03 17:21:431259 
可編程邏輯器件（ProgrammableLogicDevice，PLD）是一種半定制集成電路，在其內(nèi)部集成了大量的門和觸發(fā)器等基本邏輯單元電路（LEs），用戶通過(guò)編程來(lái)改變PLD內(nèi)部電路的邏輯關(guān)系或連線，就可以得到所需要的設(shè)計(jì)電路。
2020-06-04 14:26:277380 可編程邏輯器件（PLD）是20世紀(jì)70年代發(fā)展起來(lái)的一種新型邏輯器件，是目前數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件基礎(chǔ)。根據(jù)可編程邏輯器件結(jié)構(gòu)、集成度以及編程工藝的不同，它存在以下不同的分類方法。
2020-06-10 17:52:1926761 來(lái)說(shuō)，信號(hào)源本身的工作應(yīng)該更穩(wěn)定、可靠；另一方面，小型化、通用化信號(hào)源的設(shè)計(jì)和實(shí)現(xiàn)是信號(hào)采集系統(tǒng)的必然要求。因此，必須采用先進(jìn)的設(shè)計(jì)方法和大規(guī)模可編程邏輯器件加以實(shí)現(xiàn)才能適應(yīng)這種發(fā)展趨勢(shì)，CPLD/FPGA等大規(guī)模可編程邏輯器件的發(fā)展和EDA技術(shù)的成熟為此奠定了良好的軟硬件基礎(chǔ)。
2020-08-07 17:02:121116 
可編程邏輯器件PLD（Programmable Logic Device）就是一種可以由用戶定義和設(shè)置邏輯功能的數(shù)字集成電路，屬于可編程 ASIC。
2020-09-04 17:02:172383 可編程邏輯器件的設(shè)計(jì)方法經(jīng)歷了布爾等式，原理圖輸入，硬件描語(yǔ)言這樣一個(gè)發(fā)展過(guò)程。隨著設(shè)計(jì)的日益復(fù)雜和可編程邏輯器件規(guī)模的不斷擴(kuò)大，人們不停地尋求更加抽象的行為級(jí)設(shè)計(jì)方法，以便在盡可能短時(shí)間內(nèi)完成自己的設(shè)計(jì)構(gòu)思。
2020-09-11 18:41:001114 可編程邏輯器件（PLD－－ProgrammableLogic Device）：器件的功能不是固定不變的，而是可根據(jù)用戶的需要而進(jìn)行改變，即由編程的方法來(lái)確定器件的邏輯功能。
2021-01-21 17:04:0033 簡(jiǎn)要介紹了CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍，并以分頻比為2.5和1.5的分頻器的設(shè)計(jì)為例，介紹了在MaxPlusII開(kāi)發(fā)軟件下，利用VHDL硬件描述語(yǔ)言以及原理圖的輸入方式來(lái)設(shè)計(jì)數(shù)字邏輯電路的過(guò)程和方法。該設(shè)計(jì)具有結(jié)構(gòu)簡(jiǎn)單、實(shí)現(xiàn)方便、便于系統(tǒng)升級(jí)的特點(diǎn)。
2021-03-16 09:45:5310 基于CPLD/FPGA的半整數(shù)分頻器設(shè)計(jì)方案
2021-06-17 09:37:0221 可編程邏輯器件PLD課件下載
2021-08-13 10:58:2231 FPGA CPLD可編程邏輯器件的在系統(tǒng)配置方法(深圳市村田電源技術(shù)有限公司)-FPGA CPLD可編程邏輯器件的在系統(tǒng)配置方法? ? ? ? ? ? ? ? ? ?
2021-09-18 10:51:2013 在過(guò)去的十年中，可編程邏輯器件（PLD）市場(chǎng)不斷增長(zhǎng)，對(duì)PLD的需求不斷增加。具有可編程特性且可編程的芯片稱為PLD。PLD也稱為現(xiàn)場(chǎng)可編程器件（FPD）。FPD用于實(shí)現(xiàn)數(shù)字邏輯，用戶可以配置集成電路以實(shí)現(xiàn)不同的設(shè)計(jì)。這種集成電路的編程是通過(guò)使用EDA工具進(jìn)行特殊編程來(lái)完成的。
2022-03-22 12:36:245304 電可編程邏輯器件（Electrically Programmable Logic Device,EPLD）是指采用電信號(hào)的可擦可編程邏輯器件。
2022-08-22 18:12:37935 所謂“分頻”，就是把輸入信號(hào)的頻率變成成倍數(shù)地低于輸入頻率的輸出信號(hào)。數(shù)字電路中的分頻器主要是分為兩種：整數(shù)分頻和小數(shù)分頻。其中整數(shù)分頻又分為偶分頻和奇分頻，首先從偶分頻開(kāi)始吧，入門先從簡(jiǎn)單的開(kāi)始！
2023-03-23 15:06:22948 
常見(jiàn)的可編程邏輯器件分為FPGA、EPLD（CPLD）。下面簡(jiǎn)單介紹兩類器件的結(jié)構(gòu)和區(qū)別。
2023-03-24 14:18:28798 
可編程邏輯器件 (Programmable Loeie Device,PLD）是一種用戶編程實(shí)現(xiàn)某種邏輯功能的邏輯器件，主要由可編程的與陣列、或陣列、門陣列等組成，可通過(guò)編程來(lái)實(shí)現(xiàn)一定的邏輯功能
2023-06-06 15:35:59659 
可編程邏輯器件 (Programmable Loeie Device,PLD）是一種用戶編程實(shí)現(xiàn)某種邏輯功能的邏輯器件，主要由可編程的與陣列、或陣列、門陣列等組成，可通過(guò)編程來(lái)實(shí)現(xiàn)一定的邏輯功能。
2023-06-06 15:37:45405 
可編程邏輯陣列（Programmable Logic Array， PLA）：PLA是最早的可編程邏輯器件之一，由與非門陣列和或門陣列組成，通過(guò)編程配置來(lái)實(shí)現(xiàn)特定的邏輯功能。
2023-07-04 15:28:221360 可編程邏輯器件（Programmable Logic Device，PLD）是一類集成電路器件，可以根據(jù)用戶的需求進(jìn)行編程和配置，以實(shí)現(xiàn)特定的邏輯功能。它們具有可編程的邏輯門、時(shí)鐘資源和互連結(jié)構(gòu)，可以替代傳統(tǒng)的固定功能邏輯芯片，提供更靈活和可定制的解決方案。
2023-09-14 15:25:551108 鎖相環(huán)整數(shù)分頻和小數(shù)分頻的區(qū)別是什么？ 鎖相環(huán)（PLL）是一種常用的電子電路，用于將輸入的時(shí)鐘信號(hào)與參考信號(hào)進(jìn)行同步，并生成輸出信號(hào)的一種技術(shù)。在PLL中，分頻器模塊起到關(guān)鍵作用，可以實(shí)現(xiàn)整數(shù)分頻
2024-01-31 15:24:48312 可編程邏輯器件是一種集成電路，具有可編程功能的特性。它們可以根據(jù)用戶的需求進(jìn)行編程，從而實(shí)現(xiàn)不同的邏輯功能。
2024-02-26 18:24:03576
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論