1.PLD在ASIC設(shè)計(jì)中的應(yīng)用

把一個(gè)有專(zhuān)用目的，并具有一定規(guī)模的電路或子系統(tǒng)集成化而設(shè)計(jì)在一芯片上，這就是專(zhuān)用 集成電路ASIC的設(shè)計(jì)任務(wù)，通常ASIC的設(shè)計(jì)要么采用全定制電路設(shè)計(jì)方法，要么采用半定制電路設(shè)計(jì)方法進(jìn)行檢驗(yàn)，若不滿(mǎn)足要求，還要重新設(shè)計(jì)再進(jìn)行驗(yàn)證。這樣，不但開(kāi)發(fā)費(fèi)用高 ，而且設(shè)計(jì)開(kāi)發(fā)周期長(zhǎng)，因此設(shè)計(jì)出的產(chǎn)品性?xún)r(jià)比不高，顯然，產(chǎn)品沒(méi)有市場(chǎng)競(jìng)爭(zhēng)力，自然 就降低了產(chǎn)品的生命周期，而傳統(tǒng)的ASIC設(shè)計(jì)方法來(lái)說(shuō)，這又是不可避免的。

隨著設(shè)計(jì)方法的不斷完善，不僅需要簡(jiǎn)化設(shè)計(jì)過(guò)程，而且，越來(lái)越需要降低系統(tǒng)體積和成本 ，提高系統(tǒng)的可靠性，縮短研制周期，于是希望有一種由很多廠家都可提供的，具有一定連線的結(jié)構(gòu)和已封裝好的全功能的標(biāo)準(zhǔn)電路。由于共同性強(qiáng)，用量大，所以成本也不高。這種器件可以由用戶(hù)根據(jù)需要自行完成編程設(shè)計(jì)工作，用某種編程技術(shù)自己“燒制”使內(nèi)部電 路結(jié)構(gòu)實(shí)現(xiàn)再連接，也就是說(shuō)用戶(hù)既是使用者又是設(shè)計(jì)者和制造者，這種器件就是PLD，它的引入就形成了半定制電路設(shè)計(jì)方法的可編程ASIC。

目前，HDPLD有兩種用途：一是用于最終產(chǎn)品;一是用于ASIC化的前道工序的開(kāi)發(fā)試制品。CPLD/FPGA在國(guó)際上現(xiàn)已成為很流行的標(biāo)準(zhǔn)化IC芯片，從我國(guó)的國(guó)情來(lái)看，將CPLD/FPGA用于ASIC原形設(shè)計(jì)會(huì)得到大力推廣。

2.基于EDA的可編程邏輯器件的應(yīng)用

電子產(chǎn)品的高度集成數(shù)字化是必由之路，我國(guó)的電子設(shè)計(jì)技術(shù)經(jīng)過(guò)了SSI和MCU階段，現(xiàn)在又面臨一次新突破即CPLD/FPGA在EDA基礎(chǔ)上的廣泛應(yīng)用。如果說(shuō)MCU在邏輯的實(shí)現(xiàn)上是無(wú) 限的話，那么CPLD/FPGA不但包括了MCU這一特點(diǎn)，而且可觸及硅片電路的物理界限，并兼有串、并行工作方式，高速、高可靠性以及寬口徑適用性等諸多方面的特點(diǎn)。不但如此，隨著 EDA技術(shù)的發(fā)展和CPLD/FPGA在深亞微米領(lǐng)域的應(yīng)用，它們與MCU、MPU、DSP、A/D、D/A、RAM 及ROM等器件間物理與功能界限已日益模糊。特別是軟/硬IP芯核產(chǎn)業(yè)的迅速發(fā)展，嵌入式通用及標(biāo)準(zhǔn)FPGA器件，片上系統(tǒng)（SOC），1999年底已經(jīng)上市。CPLD/FPGA以其不可替代的地位 以及伴隨而來(lái)的具有經(jīng)濟(jì)特征的IP芯核產(chǎn)業(yè)的崛起，正越來(lái)越受到業(yè)內(nèi)人士的觀注。

基于EDA技術(shù)的發(fā)展，CPLD/PFGA與其他MCU相比，其優(yōu)點(diǎn)越來(lái)越明顯。PLD/FPGA產(chǎn)品采用先進(jìn)的JTAG-ISP和在系統(tǒng)配制編程，這種編程方式可輕易地實(shí)現(xiàn)紅外線編程、超聲編程或無(wú)線編程，或通過(guò)電話線遠(yuǎn)程編程，編程方式簡(jiǎn)便、先進(jìn)。這些功能在工控、智能儀表、通信和軍事上有特別用途。CPLD/FPGA的設(shè)計(jì)開(kāi)發(fā)采用功能強(qiáng)大的EDA工具，通過(guò)符合國(guó)際標(biāo)準(zhǔn)的硬件描述語(yǔ)言（如VHDL或VERILOG-HDL）來(lái)進(jìn)行電子系統(tǒng)設(shè)計(jì)和產(chǎn)品開(kāi)發(fā)，開(kāi)發(fā)工具的通用性，設(shè)計(jì)語(yǔ)言的標(biāo)準(zhǔn)化以及設(shè)計(jì)過(guò)程幾乎與所用的CPLD/FPGA器件的硬件結(jié)構(gòu)沒(méi)有關(guān)系，所以設(shè) 計(jì)成功的邏輯功能軟件有很好的兼容性和可移植性，開(kāi)發(fā)周期短;易學(xué)易用，開(kāi)發(fā)便捷?？梢灶A(yù)言我國(guó)的EDA技術(shù)學(xué)習(xí)和CPLD/FPGA的應(yīng)用熱潮決不會(huì)遜色于過(guò)去10年的單片機(jī)熱潮。

可編程邏輯器件一開(kāi)始主要用于通信領(lǐng)域。它的優(yōu)勢(shì)在于縮短開(kāi)發(fā)生產(chǎn)周期，現(xiàn)場(chǎng)靈活性好 ，適于少量生產(chǎn)，不足之處是價(jià)格昂貴，適用于中小批量生產(chǎn)，隨著微細(xì)化的進(jìn)步，芯片面積縮小，價(jià)格迅速下降，市場(chǎng)發(fā)展加快。目前PLD/CPLD約占全球市場(chǎng)規(guī)模的6成 ，但今后FPGA的比重將日益增大。