JESD204B解決方案簡化FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成

　　2014年1月24號(hào)，北京——Altera 公司（Nasdaq： ALTR）今天宣布，開始提供多種JESD204B解決方案，設(shè)計(jì)用于在使用了最新JEDEC JESD204B標(biāo)準(zhǔn)的系統(tǒng)中簡化Altera FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成。很多應(yīng)用都使用了這一接口標(biāo)準(zhǔn)，包括雷達(dá)、無線射頻前端、醫(yī)療成像設(shè)備、軟件無線電，以及工業(yè)應(yīng)用等。Altera的JESD204B解決方案包括工業(yè)最新數(shù)據(jù)轉(zhuǎn)換器的知識(shí)產(chǎn)權(quán)（IP）內(nèi)核、參考設(shè)計(jì)、開發(fā)板和互操作性報(bào)告等?？梢酝ㄟ^在線資源中心獲得這些非常全面的JESD204B資源，用戶利用這些資源可以馬上開始基于JESD204B的串行接口的開發(fā)工作，而設(shè)計(jì)人員能夠靈活的選擇最符合系統(tǒng)功耗和性能需求的FPGA和數(shù)據(jù)轉(zhuǎn)換器。

　　JESD204B是高速串行接口標(biāo)準(zhǔn)，采用FPGA和模數(shù)轉(zhuǎn)換器（ADC）以及數(shù)模轉(zhuǎn)換器（DAC）時(shí)，極大的簡化了電路板設(shè)計(jì)。Altera與主要的數(shù)據(jù)轉(zhuǎn)換器供應(yīng)商進(jìn)行了器件互操作性驗(yàn)證，包括，模擬器件公司，以及德州儀器公司（TI），并主動(dòng)與很多其他數(shù)據(jù)轉(zhuǎn)換器公司進(jìn)行互操作性驗(yàn)證，從而擴(kuò)展了產(chǎn)品供應(yīng)。Altera提供的JESD204B解決方案支持其最新的28 nm產(chǎn)品，包括高性能Stratix? V FPGA；中端Arria? V FPGA和SoC；低功耗、低成本Cyclone? V FPGA和SoC。

　　Altera 公司軟件及IP市場總監(jiān)Alex Grbic評(píng)論說：“我們與業(yè)界領(lǐng)先的合作伙伴密切協(xié)作，為FPGA行業(yè)交付最全面的JESD204B產(chǎn)品。我們提供經(jīng)過驗(yàn)證的器件互操作性報(bào)告、成熟可靠的IP，以及多種參考設(shè)計(jì)和開發(fā)套件，客戶能夠迅速評(píng)估基于JESD204B的串行接口，并集成到他們的設(shè)計(jì)中?！?/p>
　　Altera是唯一提供JESD204B IP的FPGA供應(yīng)商，這樣，可以從單一來源實(shí)現(xiàn)物理層、數(shù)據(jù)鏈路層和傳送層。IP符合最新的JESD204B標(biāo)準(zhǔn)，可工作在12.5 Gbps。

　　Altera JESD204B資源中心

　　Altera在網(wǎng)站上設(shè)置了一個(gè)JESD204B資源中心，簡化了對(duì)業(yè)界領(lǐng)先供應(yīng)商提供的數(shù)據(jù)轉(zhuǎn)換器的評(píng)估和選擇。通過這一資源中心，客戶可以找到關(guān)于Altera JESD204B解決方案的很多信息，下載并評(píng)估JESD204B IP，查看器件互操作性報(bào)告和特征報(bào)告，還可以下載參考設(shè)計(jì)。也可以在Altera JESD204B資源中心觀看演示視頻，詳細(xì)介紹了在幾種系統(tǒng)中使用的硬件，以及怎樣進(jìn)行設(shè)置。Altera提供免費(fèi)的技術(shù)培訓(xùn)課程，幫助設(shè)計(jì)人員通過Altera高速串行IO和相關(guān)的軟件工具來熟悉相關(guān)工作。

　　價(jià)格和供貨信息

　　現(xiàn)在可以提供Altera的JESD204B解決方案，包括經(jīng)過全面測試的成熟可靠的IP、參考設(shè)計(jì)和開發(fā)套件等?？梢跃W(wǎng)上下載JESD204B IP，進(jìn)行免費(fèi)試用。關(guān)于其他信息和價(jià)格，讀者可以聯(lián)系當(dāng)?shù)氐腁ltera銷售代表。

　　Altera簡介

　　Altera?的可編程解決方案幫助電子系統(tǒng)設(shè)計(jì)人員快速高效地實(shí)現(xiàn)創(chuàng)新，突出產(chǎn)品優(yōu)勢，贏得市場競爭。Altera提供FPGA、SoC、CPLD和ASIC，以及電源管理等互補(bǔ)技術(shù)，為全世界的客戶提供高價(jià)值解決方案。

?

閱讀全文

評(píng)論

相關(guān)推薦

如何實(shí)現(xiàn)JESD204B時(shí)鐘方案最大性能

在一篇以前的文章中，Timothy T.曾談到JESD204B接口標(biāo)準(zhǔn)（該標(biāo)準(zhǔn)越來越受歡迎，因?yàn)樗茉?b class="flag-6" style="color: red">高速數(shù)據(jù)采集系統(tǒng)里簡化設(shè)計(jì)）的時(shí)鐘要求。在本文中，筆者將談?wù)摱秳?dòng)合成器與清除器的不同系統(tǒng)參考信號(hào)

2018-05-14 08:48:18

9731

寬帶數(shù)據(jù)轉(zhuǎn)換器應(yīng)用的JESD204B與串行LVDS接口考量

開發(fā)串行接口業(yè)界標(biāo)準(zhǔn)JESD204A/JESD204B的目的在于解決以高效省錢的方式互連最新寬帶數(shù)據(jù)轉(zhuǎn)換器與其他系統(tǒng)IC的問題。

2021-11-01 11:24:16

5783

5G無線測試儀高通道數(shù)JESD204B時(shí)鐘生成參考設(shè)計(jì)

JESD204B 同步時(shí)鐘。此設(shè)計(jì)可提供多通道 JESD204B 時(shí)鐘，采用 TI LMK04828 時(shí)鐘抖動(dòng)清除器和帶有集成式 VCO 的 LMX2594 寬帶 PLL，能夠?qū)崿F(xiàn)低于 10ps 的時(shí)鐘間偏差。此

2018-10-15 15:09:38

66AK2L06 JESD實(shí)現(xiàn)與寬帶ADC和DAC的連接包括BOM及原理圖

描述此參考設(shè)計(jì)適用于目前使用 FPGA 或 ASIC 連接到高速數(shù)據(jù)轉(zhuǎn)換器、需要在縮短上市時(shí)間的同時(shí)提高性能并顯著降低成本、功耗和尺寸的開發(fā)人員，其中包含集成了 JESD204B 接口和數(shù)

2018-09-19 09:03:22

FPGA高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B接口應(yīng)用場景

、什么是JESD204B協(xié)議該標(biāo)準(zhǔn)描述的是轉(zhuǎn)換器與其所連接的器件（一般為FPGA和ASIC）之間的數(shù)GB級(jí)串行數(shù)據(jù)鏈路，實(shí)質(zhì)上，具有高速并串轉(zhuǎn)換的作用。2、使用JESD204B接口的原因a.不用再使用數(shù)據(jù)接口時(shí)鐘

2019-12-04 10:11:26

FPGA高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B接口應(yīng)用場景

與更低的封裝成本：JESD204B不僅采用8b10b編碼技術(shù)串行打包數(shù)據(jù)，而且還有助于支持高達(dá)12.5Gbps的數(shù)據(jù)速率。顯著減少數(shù)據(jù)轉(zhuǎn)換器和FPGA上所需的引腳數(shù)，從而可幫助縮小封裝尺寸，降低封裝

2019-12-03 17:32:13

JESD204C的標(biāo)準(zhǔn)和新變化

數(shù)據(jù)轉(zhuǎn)換器和邏輯器件之間的高速串行鏈路。該標(biāo)準(zhǔn)B版于2011年發(fā)布，串行鏈路數(shù)據(jù)速率提高至 12.5 Gbps，并確保了從一個(gè)供電周期到下一個(gè)供電周期有確定性延遲，同時(shí)滿足當(dāng)時(shí)基于轉(zhuǎn)換器

2021-01-01 07:44:26

JESD204接口簡介

數(shù)模轉(zhuǎn)換器(DAC)；本文將集中探討其在模數(shù)轉(zhuǎn)換器中的應(yīng)用。JESD204(2006)2006年4月， JESD204最初版本發(fā)布。該版本描述了轉(zhuǎn)換器和接收器（通常是FPGA或ASIC）之間數(shù)Gb的串行數(shù)據(jù)

2019-05-29 05:00:03

JESD204標(biāo)準(zhǔn)解析

500MSPS以下的轉(zhuǎn)換器。除了確定延遲，JESD204B支持的通道數(shù)據(jù)速率上升到12.5Gbps，并將設(shè)備劃分為三個(gè)不同的速度等級(jí)：所有三個(gè)速度等級(jí)的源阻抗和負(fù)載阻抗相同，均定義為100 ?±20%。第一

2019-06-17 05:00:08

JESD204B 串行鏈路的均衡器優(yōu)化

`描述采用均衡技術(shù)可以有效地補(bǔ)償數(shù)據(jù)轉(zhuǎn)換器的 JESD204B 高速串行接口中的信道損耗。此參考設(shè)計(jì)采用了 ADC16DX370 雙 16 位 370 MSPS 模數(shù)轉(zhuǎn)換器 (ADC)，該轉(zhuǎn)換器利用

2015-05-11 10:40:44

JESD204B轉(zhuǎn)換器的確定性延遲解密

處理模塊之間的任何延遲失配都會(huì)使性能下降。對(duì) 于交錯(cuò)式處理而言,樣本對(duì)齊同樣是必需的;在交錯(cuò)式處理時(shí),一個(gè)轉(zhuǎn)換器樣本后緊跟另一個(gè)樣本,且時(shí)間僅為一個(gè)時(shí)鐘周期中的一小部分。JESD204B第三代高速串行

2018-10-15 10:40:45

JESD204B中的確定延遲到底是什么？它是否就是轉(zhuǎn)換器的總延遲？

什么是8b/10b編碼，為什么JESD204B接口需使用這種編碼？怎么消除影響JESD204B鏈路傳輸?shù)囊蛩兀?b class="flag-6" style="color: red">JESD204B中的確定延遲到底是什么？它是否就是轉(zhuǎn)換器的總延遲？JESD204B如何使用結(jié)束位？結(jié)束位存在的意義是什么？如何計(jì)算轉(zhuǎn)換器的通道速率？什么是應(yīng)用層，它能做什么？

2021-04-13 06:39:06

JESD204B串行數(shù)據(jù)鏈路接口問題

MS-2503: 消除影響JESD204B鏈路傳輸?shù)囊蛩?/div>

2019-09-20 08:31:46

JESD204B串行接口時(shí)鐘的優(yōu)勢

的JESD204IPCore 在他們的軟件里，從而簡化了邏輯的設(shè)計(jì)。1.2 JESD204B 時(shí)鐘的需求盡管JESD204B 也有不同的版本，但越來越多的廠商選擇Subclass1,因此市面上絕大多數(shù)的數(shù)模轉(zhuǎn)換器

2019-06-19 05:00:06

JESD204B協(xié)議介紹

在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計(jì)系統(tǒng)時(shí)，我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息，這些器件使用該協(xié)議與 FPGA 通信。此外，我還在 E2E 上的該

2022-11-21 07:02:17

JESD204B協(xié)議有什么特點(diǎn)？

在使用最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計(jì)系統(tǒng)時(shí)，我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息，這些器件使用該協(xié)議與 FPGA 通信。那么在解決 ADC 至 FPGA

2021-04-06 06:53:56

JESD204B接口標(biāo)準(zhǔn)信息理解

的簡單介紹能幫助您緩解這種不適。您是否希望進(jìn)一步了解 JESD204B 的優(yōu)勢？我在這里列出了一些其它資源：向 JESD204B 過渡時(shí)您需要知道些什么（白皮書）JESD204B：適合你嗎（博客文章）高速數(shù)據(jù)轉(zhuǎn)換器中的 JESD204B 與 LVDS（博客文章）更多 JESD204B 博客文章

2018-09-13 14:21:49

JESD204B是什么工作原理？控制字符是什么？

JESD204B的工作原理JESD204B的控制字符

2021-04-06 06:01:20

JESD204B生存指南

JESD204B生存指南

2019-05-28 12:08:12

JESD204B的優(yōu)勢

2022-11-23 06:35:43

JESD204B的常見疑問解答

FIFO方案，則無法正常工作。該問題的一種解決方案是讓雙通道轉(zhuǎn)換器使用多點(diǎn)鏈路JESD204B接口，其中每個(gè)轉(zhuǎn)換器都使用各自獨(dú)立的串行鏈路輸出。然后便可針對(duì)每個(gè)ADC使用非相干時(shí)鐘，且每個(gè)串行鏈路

2024-01-03 06:35:04

JESD204B的系統(tǒng)級(jí)優(yōu)勢

FPGA 協(xié)作。他們特別感興趣的是 JESD204B 接口將如何簡化設(shè)計(jì)流程。與 LVDS 及 CMOS 接口相比，JESD204B 數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)可提供一些顯著的優(yōu)勢，包括更簡單的布局以及更少

2018-09-18 11:29:29

jesd204b

我最近嘗試用arria 10 soc實(shí)現(xiàn)與ad9680之間的jesd204B協(xié)議，看了很多資料，卻依然感覺無從下手，不知道哪位大神設(shè)計(jì)過此協(xié)議，希望可以請(qǐng)教一番，在此先謝過。

2017-12-13 12:47:27

jesd204b ip核支持的線速率

因?qū)嶋H需求，本人想使用JESD204b的ip核接收ADC發(fā)送過來的數(shù)據(jù)，ADC發(fā)送的數(shù)據(jù)鏈路速率是15gbps, 廠家說屬于204b標(biāo)準(zhǔn)。我看到jesd204b的ip核標(biāo)準(zhǔn)最大是12.5gbps，但是支持的支持高達(dá)16.375 Gb/s的非標(biāo)準(zhǔn)線速率。請(qǐng)問我可以使用這個(gè)IP核接收ADC的數(shù)據(jù)嗎？

2020-08-12 09:36:39

數(shù)據(jù)轉(zhuǎn)換器串行接口JEDEC標(biāo)準(zhǔn)十問十答

。這樣，兩個(gè)ADC之間便有可能產(chǎn)生采樣相位差，甚至每個(gè)ADC單獨(dú)以相互不相干的頻率進(jìn)行采樣。在后一種情況中，單個(gè)JESD204B鏈路上存在來自所有兩個(gè)轉(zhuǎn)換器的數(shù)據(jù)，若不采用復(fù)雜的后端FIFO方案，則無

2018-12-10 09:44:59

高速數(shù)據(jù)轉(zhuǎn)換器與基帶處理器連接的寬帶接收器系統(tǒng)設(shè)計(jì)

特色信號(hào)處理器易于通過 JESD204B 集成到數(shù)據(jù)轉(zhuǎn)換器當(dāng)連接至 ADC32RF80 時(shí)，可用帶寬為兩個(gè) 75MHz 通道或單個(gè) 100MHz 通道適用于濾波、下采樣或上采樣的 DFE 處理：用于

2018-09-20 09:07:06

AD9164 JESD204B接口的傳輸層是如何對(duì)I/Q數(shù)據(jù)進(jìn)行映射的？

AD9164 JESD204B接口的傳輸層是如何對(duì)I/Q數(shù)據(jù)進(jìn)行映射的

2023-12-04 07:27:34

AD9683的引腳如何與zynq 7015芯片中的JESD204 ip核端口對(duì)應(yīng)相連?

目前，我在設(shè)計(jì)中想使用ZYNQ 7015系列的FPGA，利用JESD204 IP核接收A/D轉(zhuǎn)換器AD9683轉(zhuǎn)換完成后的數(shù)據(jù)。但是JESD204 IP核的端口很多，我不知道應(yīng)該如何將AD9683

2023-12-15 07:14:52

一文讀懂JESD204B標(biāo)準(zhǔn)系統(tǒng)

JESD204B到底是什么呢？是什么導(dǎo)致了JESD204B標(biāo)準(zhǔn)的出現(xiàn)？什么是JESD204B標(biāo)準(zhǔn)？為什么關(guān)注JESD204B接口？

2021-05-24 06:36:13

兩個(gè)轉(zhuǎn)換器同步方法和整合多個(gè)轉(zhuǎn)換器

校正時(shí)序不匹配；另外一種使用通常稱為時(shí)間戳的方法。記住，這兩種方法都是AD9625設(shè)計(jì)部分的JESD204B子類1的特性。在本文中，時(shí)間戳方法將是重點(diǎn)，因?yàn)闊o需測量每個(gè)轉(zhuǎn)換器到每個(gè)FPGA的時(shí)間延遲

2018-09-03 14:48:59

串行LVDS和JESD204B的對(duì)比

時(shí)鐘成為可能?？偨Y(jié)JESD204B工業(yè)串行接口標(biāo)準(zhǔn)降低了高速數(shù)據(jù)轉(zhuǎn)換器和FPGA以及其他器件之間的數(shù)字輸入和輸出通道數(shù)。更少的互連可以簡化布局布線并讓設(shè)計(jì)出更小的尺寸成為可能（見圖4）。這些優(yōu)勢對(duì)很多高速

2019-05-29 05:00:04

以JESD204B subclass1來討論時(shí)鐘的時(shí)序需要以及TI時(shí)鐘芯片方案的實(shí)現(xiàn)

JESD204B就顯得極其重要。下圖是典型的JESD204B系統(tǒng)的系統(tǒng)連接： Device Clock是器件工作的主時(shí)鐘，一般在數(shù)模轉(zhuǎn)換器里為其采樣時(shí)鐘或者整數(shù)倍頻的時(shí)鐘，其協(xié)議本身的幀和多幀的時(shí)鐘

2019-12-17 11:25:21

在Xilinx FPGA上快速實(shí)現(xiàn)JESD204B

具有可重復(fù)的確定性延遲。隨著轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。此外，FPGA和ASIC中靈活的串行器/解串器(SERDES)設(shè)計(jì)正逐步

2018-10-16 06:02:44

基于高速串行數(shù)字技術(shù)的JESD204B鏈路延時(shí)設(shè)計(jì)

描述JESD204B 鏈路是數(shù)據(jù)轉(zhuǎn)換器數(shù)字接口的最新趨勢。這些鏈路利用高速串行數(shù)字技術(shù)提供很大的益處（包括增大的信道密度）。此參考設(shè)計(jì)解決了其中一個(gè)采用新接口的挑戰(zhàn)：理解并設(shè)計(jì)鏈路延遲。一個(gè)示例實(shí)現(xiàn)

2018-11-21 16:51:43

如何去實(shí)現(xiàn)JESD204B時(shí)鐘？

JESD204B數(shù)模轉(zhuǎn)換器的時(shí)鐘規(guī)范是什么？JESD204B數(shù)模轉(zhuǎn)換器有哪些優(yōu)勢？如何去實(shí)現(xiàn)JESD204B時(shí)鐘？

2021-05-18 06:06:10

如何讓JESD204B在FPGA上工作？FPGA對(duì)于JESD204B需要多少速度？

和DAC不能通過這些高速串行接口進(jìn)行配置，就是說FPGA與轉(zhuǎn)換器無法與任何常用標(biāo)準(zhǔn)接口，利用高串行-解串(SERDES)帶寬。新型轉(zhuǎn)換器與JESD204B之類的FPGA接口較為復(fù)雜，如何讓JESD204B在FPGA上工作？FPGA對(duì)于JESD204B需要多少速度？

2021-04-06 09:46:23

如何采用系統(tǒng)參考模式設(shè)計(jì)JESD204B時(shí)鐘

LMK04821系列器件為該話題提供了很好的范例研究素材，因?yàn)樗鼈兪歉咝阅艿碾p環(huán)路抖動(dòng)清除器，可在具有器件和SYSREF時(shí)鐘的子類1時(shí)鐘方案里驅(qū)動(dòng)多達(dá)七個(gè)JESD204B轉(zhuǎn)換器或邏輯器件。圖1是典型

2022-11-18 06:36:26

寬帶數(shù)據(jù)轉(zhuǎn)換器應(yīng)用的JESD204B與串行LVDS接口考量

of this significant interfacing breakthrough.　　JESD204B工業(yè)串行接口標(biāo)準(zhǔn)降低了高速數(shù)據(jù)轉(zhuǎn)換器和FPGA以及其他器件之間的數(shù)字輸入和輸出通道數(shù)。更少的互連可以簡化布局

2021-11-03 07:00:00

小說 JESD

ADC的JESD接口，這部分相對(duì)較復(fù)雜。其主要負(fù)責(zé)將AD轉(zhuǎn)換完的數(shù)據(jù)通過AD的一組高速串行總線傳輸?shù)?b class="flag-6" style="color: red">FPGA等。然而對(duì)于JESD接口需要有很多的配置，這些配置根據(jù)ADC的采樣率，JESD幀大小以及時(shí)鐘進(jìn)行

2017-08-09 20:33:19

帶JESD204B輸出的14位170Msps雙通道ADC

DC1974A-C，LTC2122演示板，14位，170Msps雙通道ADC，帶JESD204B輸出。演示電路1974A-C支持具有符合JESD204B標(biāo)準(zhǔn)的CML輸出的LTC2122,14位雙

2019-06-20 08:05:16

時(shí)序至關(guān)重要：怎么提高JESD204B時(shí)鐘方案的性能

是高性能的雙環(huán)路抖動(dòng)清除器，可在具有器件和SYSREF時(shí)鐘的子類1時(shí)鐘方案里驅(qū)動(dòng)多達(dá)七個(gè)JESD204B轉(zhuǎn)換器或邏輯器件。圖1是典型JESD204B系統(tǒng)（以LMK04821系列器件作為時(shí)鐘解決方案）的高級(jí)

2018-09-06 15:10:52

構(gòu)建JESD204B鏈路的步驟

的信號(hào)鏈頻率計(jì)劃確定 JESD204B 鏈路參數(shù)》?！?b class="flag-6" style="color: red">轉(zhuǎn)換至 JESD204B 時(shí)您需要知道什么》（白皮書）《JESD204B：適合您嗎？》（博客文章）《高速數(shù)據(jù)轉(zhuǎn)換器中的 JESD204B 與 LVDS》（博客文章）閱讀更多 JESD204B 博客

2018-09-13 09:55:26

構(gòu)建JESD204B鏈路的步驟

連接，如圖 1 所示。請(qǐng)注意圖中箭頭表示信號(hào)方向。圖 1 — JESD204B TX 至 RX 鏈路的信號(hào)連接從 TX (tx_dataout) 到 RX 的信號(hào)是包含數(shù)據(jù)鏈路的串行解串器信道信號(hào)。這些

2022-11-21 07:18:42

淺析高速轉(zhuǎn)換器轉(zhuǎn)FPGA串行接口

可簡化 PCB 布局，加快原型開發(fā)，使產(chǎn)品更快上市。 AD9250 轉(zhuǎn)換器的 JESD204B 串行接口將每個(gè) IC 所需高速差分輸出數(shù)據(jù)路徑的數(shù)目從多達(dá)28個(gè)減至2個(gè)。每個(gè)上電周期以及經(jīng)過鏈路重新同步

2018-12-25 09:27:33

用于AD9680-LF1000 14位，1000 MSPS JESD204B雙通道模數(shù)轉(zhuǎn)換器的評(píng)估板

AD9680-LF1000EBZ，用于AD9680-LF1000 14位，1000 MSPS JESD204B，雙通道模數(shù)轉(zhuǎn)換器的評(píng)估板。該參考設(shè)計(jì)提供了在各種模式和配置下運(yùn)行ADC所需的所有支持

2019-03-28 07:21:47

請(qǐng)問AD9683的引腳如何與zynq 7015芯片中的 JESD204 ip核端口對(duì)應(yīng)相連？

。目前，我在設(shè)計(jì)中想使用ZYNQ 7015系列的FPGA，利用JESD204 IP核接收A/D轉(zhuǎn)換器AD9683轉(zhuǎn)換完成后的數(shù)據(jù)。但是JESD204 IP核的端口很多，我不知道應(yīng)該如何將AD9683

2018-09-05 11:45:31

通過同步多個(gè)JESD204B ADC實(shí)現(xiàn)發(fā)射器定位參考設(shè)計(jì)

探討如何同步多個(gè)帶JESD204B 接口的模數(shù)轉(zhuǎn)換器 (ADC) 以便確保從 ADC 采樣的數(shù)據(jù)在相位上一致。特性同步 2 個(gè)采樣頻率為 3.072GHz 的千兆采樣 ADC系統(tǒng)可擴(kuò)展到超過 2 個(gè)

2022-09-19 07:58:07

高通道數(shù)JESD204B菊鏈可擴(kuò)展時(shí)鐘解決方案

描述高速多通道應(yīng)用需要低噪聲、可擴(kuò)展且可進(jìn)行精確通道間偏斜調(diào)節(jié)的時(shí)鐘解決方案，以實(shí)現(xiàn)最佳系統(tǒng) SNR、SFDR 和 ENOB。此參考設(shè)計(jì)支持在菊鏈配置中增加 JESD204B 同步時(shí)鐘。此設(shè)計(jì)可提供

2018-12-28 11:54:19

ADI公司和Xilinx聯(lián)手實(shí)現(xiàn)JEDEC JESD204B互操作性

JESD204 LogiCORE? IP和ADI AD9250模數(shù)高速數(shù)據(jù)轉(zhuǎn)換器之間的JESD204B實(shí)現(xiàn)互操作。實(shí)現(xiàn)邏輯和數(shù)據(jù)轉(zhuǎn)換器器件之間的JESD204B互操作性，是促進(jìn)該新技術(shù)廣泛運(yùn)用的一個(gè)重大里程碑。

2013-10-09 11:10:34

1956

JESD204B FPGA調(diào)試軟件加快高速設(shè)計(jì)速度

全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商ADI今天發(fā)布了一款基于FPGA的參考設(shè)計(jì)及配套軟件和HDL代碼，該參考設(shè)計(jì)可降低集成JESD204B兼容轉(zhuǎn)換器的高速系統(tǒng)的設(shè)計(jì)風(fēng)險(xiǎn)。該軟件為JESD204B

2013-10-17 16:35:20

909

在Xilinx_FPGA上快速實(shí)現(xiàn)_JESD204B協(xié)議

在Xilinx FPGA上快速實(shí)現(xiàn) JESD204B

2016-01-04 18:03:06

JESD204B協(xié)議概述

2017-04-08 04:48:17

2131

在Xilinx FPGA上快速實(shí)現(xiàn) JESD204B

。隨著轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。

2017-04-12 10:22:11

14645

基于JESD204B高速數(shù)據(jù)傳輸協(xié)議通過DDC魔法乘以ADC的虛擬通道數(shù)

JESD204B是一種高速數(shù)據(jù)傳輸協(xié)議，采用8位/10位編碼和加擾技術(shù)，旨在確保足夠的信號(hào)完整性。針對(duì)JESD204B標(biāo)準(zhǔn)，總吞吐量變?yōu)樵诖嗽O(shè)置中，由于AD9250中沒有其他數(shù)字處理任務(wù)，所以JESD204B鏈路（JESD204B發(fā)射器）一目了然。

2017-09-08 11:36:03

JESD204B SystemC module 設(shè)計(jì)簡介(一)

和RTL代碼的編寫。設(shè)計(jì)以最新的版本JESD204B.01(July 2011)為參考，設(shè)計(jì)根據(jù)數(shù)據(jù)流的傳輸分為傳輸層、數(shù)據(jù)鏈路層、物理成進(jìn)行代碼的編寫，其中JESD204B的模擬特性在本設(shè)計(jì)中因?yàn)闊o法實(shí)現(xiàn)，所以并沒有做過多的描述，具體的模擬的細(xì)節(jié)可以參考有JEDEC發(fā)布的標(biāo)準(zhǔn)協(xié)議。

2017-11-17 09:36:56

3002

如何在Xilinx FPGA上快速實(shí)現(xiàn)JESD204B？操作步驟詳細(xì)說明

轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。此外，FPGA和ASIC中靈活的串行器/解串器(SERDES)設(shè)計(jì)正逐步取代連接轉(zhuǎn)換器的傳統(tǒng)并行LVDS/CMOS接口，并用來實(shí)現(xiàn) JESD204B物理層。

2017-11-17 14:44:16

6591

關(guān)于JESD204B轉(zhuǎn)換器與FPGA匹配的設(shè)計(jì)關(guān)鍵點(diǎn)

隨著更多的模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)支持最新的JESD204B串行接口標(biāo)準(zhǔn)，出現(xiàn)了FPGA與這些模擬產(chǎn)品的最佳接口方式問題。FPGA供應(yīng)商多年來一直支持千兆串行/解串(SERDES

2017-11-18 01:48:02

1277

JESD204B標(biāo)準(zhǔn)及演進(jìn)歷程

在從事高速數(shù)據(jù)擷取設(shè)計(jì)時(shí)使用FPGA的人大概都聽過新JEDEC標(biāo)準(zhǔn)「JESD204B」的名號(hào)。近期許多工程師均聯(lián)絡(luò)德州儀器，希望進(jìn)一步了解 JESD204B 接口，包括與FPGA如何互動(dòng)、JESD204B如何讓他們的設(shè)計(jì)更容易執(zhí)行等。本文介紹 JESD204B標(biāo)準(zhǔn)演進(jìn)，以及對(duì)系統(tǒng)設(shè)計(jì)工程師有何影響。

2017-11-18 02:57:01

13942

FPGA 的高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B部分詳解

的是 JESD204B 接口將如何簡化設(shè)計(jì)流程。與 LVDS 及 CMOS 接口相比，JESD204B 數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)可提供一些顯著的優(yōu)勢，包括更簡單的布局以及更少的引腳數(shù)。因此它能獲得工程師的青睞和關(guān)注也就不足為奇了，它具備如下系統(tǒng)級(jí)優(yōu)勢：更小的封裝尺寸與更低的封裝成本。

2017-11-18 08:36:01

3155

針對(duì)高速數(shù)據(jù)轉(zhuǎn)換器的最新高速JESD204B標(biāo)準(zhǔn)帶來了驗(yàn)證挑戰(zhàn)

JESD204B是最新的12.5 Gb/s高速、高分辨率數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)。轉(zhuǎn)換器制造商的相關(guān)產(chǎn)品已進(jìn)入市場，并且支持JESD204B標(biāo)準(zhǔn)的產(chǎn)品預(yù)計(jì)會(huì)在不久的將來大量面世。JESD204B接口

2017-11-18 18:57:16

2789

基于FPGA連接的JESD204B高速串行鏈路設(shè)計(jì)需要考慮的基本硬件及時(shí)序問題詳解

與賽靈思FPGA連接的數(shù)據(jù)轉(zhuǎn)換器正迅速采用全新JESD204B高速串行鏈路。要使用該接口格式及協(xié)議，設(shè)計(jì)必須考慮一些基本硬件及時(shí)序問題。

2018-07-19 13:51:00

5434

ADI的FPGA夾層FMC176簡化了高速數(shù)據(jù)轉(zhuǎn)換器到FPGA的連接

Analog Devices， Inc. （ ADI）推出一款FPGA夾層卡（FMC） FMC176，該器件結(jié)合了JEDEC JESD204B SerDes（串行器/解串器）技術(shù)，使數(shù)字和模擬設(shè)計(jì)人員得以簡化高速數(shù)據(jù)轉(zhuǎn)換器到FPGA的連接。

2018-10-01 11:03:00

1209

實(shí)現(xiàn)JESD204B A/D轉(zhuǎn)換器至FPGA設(shè)計(jì)的方法和技巧（3.3）

來自ADI公司和Xilinx公司的專家齊聚一堂，共同展示兩種JESD204B A/D轉(zhuǎn)換器至FPGA設(shè)計(jì)，同時(shí)介紹其實(shí)現(xiàn)技巧。

2019-07-03 06:14:00

1959

JESD204B在A/D轉(zhuǎn)換器到FPGA設(shè)計(jì)中的作用（3.2）

來自ADI公司和Xilinx公司的專家齊聚一堂，共同講解JESD204B介面標(biāo)準(zhǔn)的重要性，同時(shí)介紹它在A/D轉(zhuǎn)換器到FPGA設(shè)計(jì)中的作用。

2019-07-03 06:13:00

1291

使用JESD204B兼容型AD9250 A/D轉(zhuǎn)換器進(jìn)行快速原型開發(fā)

使用JESD204B兼容型AD9250 A/D轉(zhuǎn)換器進(jìn)行快速原型開發(fā)。這款器件隨FMC板提供，同時(shí)提供在線軟件和支持，是利用ADI的JESD204B數(shù)據(jù)轉(zhuǎn)換器連接Xilinx Kintex和Virtex FPGA的一種更快、更簡單的方式。

2019-06-25 06:16:00

2134

兩種JESD204B A/D轉(zhuǎn)換器轉(zhuǎn)FPGA設(shè)置與實(shí)現(xiàn)技巧

來自ADI公司和Xilinx公司的專家共同展示兩種JESD204B A/D轉(zhuǎn)換器轉(zhuǎn)FPGA設(shè)置，同時(shí)介紹其實(shí)現(xiàn)技巧。

2019-06-21 06:01:00

2084

JESD204B在ADI轉(zhuǎn)換器中的實(shí)現(xiàn)方式

ADI Jesd204B在線研討會(huì)系列第4講，討論確定性延遲和多芯片同步，以及在ADI轉(zhuǎn)換器產(chǎn)品中的實(shí)現(xiàn)方式。

2019-06-11 06:16:00

2259

AD9683：14位、170 MSPS/250 MSPS、JESD204B模數(shù)轉(zhuǎn)換器

AD9683：14位、170 MSPS/250 MSPS、JESD204B模數(shù)轉(zhuǎn)換器

2021-03-19 09:16:10

AD9680: 14位、1000 MSPS JESD204B雙通道模數(shù)轉(zhuǎn)換器

AD9680: 14位、1000 MSPS JESD204B雙通道模數(shù)轉(zhuǎn)換器

2021-03-22 09:22:01

AD9083：16通道、125 MHz帶寬、JESD204B模數(shù)轉(zhuǎn)換器數(shù)據(jù)表

AD9083：16通道、125 MHz帶寬、JESD204B模數(shù)轉(zhuǎn)換器數(shù)據(jù)表

2021-03-22 16:33:38

AD9207：12位、6 GSPS、JESD204B/C雙模數(shù)轉(zhuǎn)換器初步數(shù)據(jù)表

AD9207：12位、6 GSPS、JESD204B/C雙模數(shù)轉(zhuǎn)換器初步數(shù)據(jù)表

2021-03-22 16:52:38

驗(yàn)證ADI轉(zhuǎn)換器與Xilinx FPGA和JESD204B/C IP的互操作性

驗(yàn)證ADI轉(zhuǎn)換器與Xilinx FPGA和JESD204B/C IP的互操作性

2021-04-09 14:37:51

AD9689：14位，2.0 GSPS/2.6 GSPS，JESD204B，雙模擬到數(shù)字轉(zhuǎn)換器數(shù)據(jù)Sheet

AD9689：14位，2.0 GSPS/2.6 GSPS，JESD204B，雙模擬到數(shù)字轉(zhuǎn)換器數(shù)據(jù)Sheet

2021-04-21 19:01:52

AD9697：14位，1300 MSPS，JESD204B，模擬到數(shù)字轉(zhuǎn)換器數(shù)據(jù)Sheet

AD9697：14位，1300 MSPS，JESD204B，模擬到數(shù)字轉(zhuǎn)換器數(shù)據(jù)Sheet

2021-05-13 09:18:42

AD9213：12位，6 GSPS/10.25 GSPS，JESD204B，RF模擬到數(shù)字轉(zhuǎn)換器數(shù)據(jù)Sheet

AD9213：12位，6 GSPS/10.25 GSPS，JESD204B，RF模擬到數(shù)字轉(zhuǎn)換器數(shù)據(jù)Sheet

2021-05-17 19:23:17

AD9694：14位、500 MSPS、JESD204B、四路模數(shù)轉(zhuǎn)換器數(shù)據(jù)表

AD9694：14位、500 MSPS、JESD204B、四路模數(shù)轉(zhuǎn)換器數(shù)據(jù)表

2021-05-23 20:37:17

AD9250：14位、170 MSPS/250 MSPS、JESD204B、雙模數(shù)轉(zhuǎn)換器數(shù)據(jù)表

AD9250：14位、170 MSPS/250 MSPS、JESD204B、雙模數(shù)轉(zhuǎn)換器數(shù)據(jù)表

2021-05-25 08:21:22

JESD204B是否真的適合你

它如何同 FPGA 協(xié)作。他們特別感興趣的是 JESD204B 接口將如何簡化設(shè)計(jì)流程。與 LVDS 及 CMOS 接口相比，JESD204B 數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)可提供一些顯著的優(yōu)勢，包括更簡單

2021-11-10 09:43:33

528

如何構(gòu)建您的JESD204B 鏈路

如何構(gòu)建您的JESD204B 鏈路

2022-11-04 09:52:11

理解JESD204B協(xié)議

理解JESD204B協(xié)議

2022-11-04 09:52:12

JESD204B：適合您嗎？

JESD204B：適合您嗎？

2022-11-07 08:07:23

JESD204B與串行LVDS接口在寬帶數(shù)據(jù)轉(zhuǎn)換器應(yīng)用中的考慮因素

JESD204A/JESD204B串行接口行業(yè)標(biāo)準(zhǔn)旨在解決以高效和節(jié)省成本的方式將最新的寬帶數(shù)據(jù)轉(zhuǎn)換器與其他系統(tǒng)IC互連的問題。其動(dòng)機(jī)是標(biāo)準(zhǔn)化接口，通過使用可擴(kuò)展的高速串行接口，減少數(shù)據(jù)轉(zhuǎn)換器與其他設(shè)備（如現(xiàn)場可編程門陣列（FGPA）和片上系統(tǒng)（SoC））設(shè)備）之間的數(shù)字輸入/輸出數(shù)量。

2022-12-21 14:44:20

966

JESD204B學(xué)習(xí)手冊(cè)

JESD204B接口一般用在高速的AD和DA芯片上，用于傳輸采集到的數(shù)據(jù)。該接口相比LVDS可以減少大量的IO管腳，所以正在逐步取代LVDS接口(引用wp446-jesd204b.pdf)。

2022-12-22 09:45:18

1771

在賽靈思FPGA上快速實(shí)現(xiàn)JESD204B

JESD204是一款高速串行接口，用于將數(shù)據(jù)轉(zhuǎn)換器（ADC和DAC）連接到邏輯器件。該標(biāo)準(zhǔn)的修訂版B支持高達(dá)12.5 Gbps的串行數(shù)據(jù)速率，并確保JESD204鏈路上的可重復(fù)確定性延遲。隨著轉(zhuǎn)換器速度和分辨率的不斷提高，JESD204B接口在ADI公司的高速轉(zhuǎn)換器和集成RF收發(fā)器中變得越來越普遍。

2023-01-09 16:41:38

2968

JESD204B是FPGA中的新流行語嗎

JESD204B規(guī)范是JEDEC標(biāo)準(zhǔn)發(fā)布的較新版本，適用于數(shù)據(jù)轉(zhuǎn)換器和邏輯器件。如果您正在使用FPGA進(jìn)行高速數(shù)據(jù)采集設(shè)計(jì)，您會(huì)聽到新的流行詞“JESD204B”。與LVDS和CMOS接口相比，這一較新的版本具有顯著的優(yōu)勢，因?yàn)樗ǜ唵蔚牟季趾透俚囊_數(shù)。

2023-05-26 14:49:31

361

AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet

電子發(fā)燒友網(wǎng)為你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè)，更有AD9207

2023-10-16 19:02:55

已全部加載完成

搜索歷史

JESD204B解決方案 簡化FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成

評(píng)論

JESD204B解決方案簡化FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成