今天要小編和大家探討個(gè)簡(jiǎn)單又復(fù)雜的問(wèn)題，這是一個(gè)每個(gè)學(xué)電路的人都遇到過(guò)的問(wèn)題—— 模擬還是數(shù)字？ 1.模擬與數(shù)字合體，結(jié)果是？ 模擬電路和數(shù)字電路是對(duì)電路的經(jīng)典分類。數(shù)字電路處理離散的數(shù)字信號(hào)，模擬電路處理連續(xù)的模擬信號(hào)。在經(jīng)典的課本里，模擬電路和數(shù)字電路設(shè)計(jì)與分析的方法論都有很大區(qū)別，模擬電路的分析像物理，設(shè)計(jì)則像一門藝術(shù)；數(shù)字電路的分析像數(shù)學(xué)，而設(shè)計(jì)起來(lái)是一板一眼，基于嚴(yán)密的邏輯流程。 然而，模擬和數(shù)字之間的間隔并非不可打破。一方面，信號(hào)的本質(zhì)是連續(xù)的，一切數(shù)字電路只是模擬電路的一種特例，甚至可以把數(shù)字電路用在模擬電路中（例如反相器也可以當(dāng)作一個(gè)放大器用，而且是電流復(fù)用的那種J）；另一方面，利用數(shù)字電路可擴(kuò)展性好，可控性好等特性，我們可以把一些傳統(tǒng)在模擬域處理的信號(hào)搬到數(shù)字域處理并獲得很好的結(jié)果。模擬和數(shù)字合體的結(jié)果并不僅僅是混合信號(hào)電路，而是一種全新的設(shè)計(jì)理念。 模擬和數(shù)字融合可以分成兩種方向，即使用數(shù)字方法實(shí)現(xiàn)傳統(tǒng)的模擬電路（數(shù)字-模擬），以及使用模擬方法實(shí)現(xiàn)傳統(tǒng)的數(shù)字電路（模擬-數(shù)字）。本期我們主要介紹數(shù)字-模擬電路。 2.數(shù)字-模擬 隨著半導(dǎo)體技術(shù)的發(fā)展，越來(lái)越多人正在探索把原來(lái)模擬域處理的信號(hào)搬到數(shù)字域處理。這不僅僅是標(biāo)新立異，而且是由半導(dǎo)體技術(shù)發(fā)展的趨勢(shì)決定的。所以啊，一個(gè)電路的命運(yùn)不知要看工程師的奮斗，還要看歷史進(jìn)程。 那么，半導(dǎo)體技術(shù)如何讓數(shù)字技術(shù)入侵模擬電路呢？大家都知道，隨著半導(dǎo)體制程的發(fā)展，器件特征尺寸變小，器件速度變快，這對(duì)于數(shù)字電路和模擬電路都是件好事，皆大歡喜。然而，特征尺寸變小是要付出相應(yīng)代價(jià)的。代價(jià)第一就是隨著MOSFET柵極氧化層變薄，器件擊穿電壓降低，因此電源電壓也隨之降低。這對(duì)于數(shù)字電路來(lái)說(shuō)對(duì)性能影響會(huì)被柵電容變小期間速度變快而抵消因此不是太大的問(wèn)題，但對(duì)于模擬電路來(lái)說(shuō)問(wèn)題可就大了。首先，模擬電路的首要指標(biāo)是信噪比，降低電壓意味著信號(hào)擺幅降低，但是噪聲不會(huì)與電源電壓同步降低，因此低電壓對(duì)于信噪比存在不利影響。其次，器件的閾值電壓因?yàn)槁╇姷年P(guān)系也不會(huì)與電源電壓同步降低，這就讓傳統(tǒng)cascode等模擬工程師喜聞樂(lè)見(jiàn)的電路結(jié)構(gòu)在低電壓下無(wú)法再使用。最后，因?yàn)殚撝惦妷号c電源電壓沒(méi)有同步降低，因此在低電源電壓下器件的工作范圍更接近于亞閾值區(qū)，因此模擬電路的線性度變差了 除了電源電壓降低帶來(lái)的諸多問(wèn)題以外，先進(jìn)半導(dǎo)體制程的單位面積價(jià)格很高，但是模擬電路的整體尺寸并不隨著特征尺寸縮小而等比例縮小（尤其是無(wú)源器件例如電感，其大小與特征尺寸根本就沒(méi)關(guān)系），因此在先進(jìn)半導(dǎo)體制程下模擬電路的成本其實(shí)是升高了。 與模擬電路相反，特征尺寸縮小對(duì)于數(shù)字電路性能有益無(wú)害（除了漏電流增加，但是這個(gè)可以說(shuō)不算性能:)），因此用數(shù)字電路盡量代替模擬電路才能真正享受半導(dǎo)體工藝進(jìn)化帶來(lái)的益處。 從近三年年ISSCC的track比較也能看出數(shù)字慢慢進(jìn)入模擬領(lǐng)域代替經(jīng)典模擬電路的趨勢(shì)。在ISSCC 10個(gè)大track中，模擬track包括傳統(tǒng)模擬電路與功耗管理（Analog），模數(shù)轉(zhuǎn)換器（Data Converters）。數(shù)字track包括架構(gòu)與系統(tǒng)（Digital Arch and Sys），和數(shù)字電路（Digital Circuits）。 然而，在下面的列表中，也有“Digital PLL”，“Digital V-Regulator and Low Pwr”這樣有趣的session。 下面我們介紹幾類典型的數(shù)字-模擬電路。 All-Digital PLL 十幾年前，所有的PLL工程師應(yīng)該都自我認(rèn)定為模擬工程師吧，直到本世紀(jì)初R. Staszewski（當(dāng)時(shí)在TI，現(xiàn)在在University College Dublin當(dāng)教授）驚世駭俗的一篇All-Digital Frenquency Synthesizer橫空出世。 傳統(tǒng)的模擬PLL中，振蕩器的相位信息被轉(zhuǎn)化成模擬電壓信號(hào)，這個(gè)電壓信號(hào)經(jīng)過(guò)一系列反饋環(huán)路信號(hào)處理后，成為壓控振蕩器（VCO）的控制信號(hào)。全數(shù)字鎖相環(huán)（ADPLL）的思路則是首先設(shè)計(jì)了一個(gè)數(shù)控振蕩器（DCO），由數(shù)字信號(hào)控制varactor以及capacitor bank以控制振蕩頻率，雖然DCO的振蕩頻率是離散的，但是通過(guò)sigma-delta調(diào)制理論上可以近似范圍內(nèi)的任何頻率。在DCO設(shè)計(jì)完成之后，ADPLL中又進(jìn)一步在反饋環(huán)路中把相位轉(zhuǎn)化為數(shù)字信號(hào)而不是模擬電壓信號(hào)，并且把這個(gè)數(shù)字信號(hào)在數(shù)字域經(jīng)過(guò)類似處理后去控制DCO。想象一下，之前模擬PLL的濾波器往往需要用到巨大的片外電容／電感，而使用ADPLL的話這一切都可以用一個(gè)片上數(shù)字濾波器搞定，這是多美好的一件事情！除了濾波器之外，ADPLL還有容易完成相位調(diào)制等等其他優(yōu)勢(shì)。如今，digital PLL已經(jīng)是固態(tài)電路領(lǐng)域的一個(gè)穩(wěn)定session。而且，各大芯片公司的通信產(chǎn)品中也已經(jīng)商用了數(shù)字化的PLL技術(shù)（我還在復(fù)旦的時(shí)候Staszewski來(lái)做過(guò)講座，在講座中自豪地說(shuō)他去買手機(jī)一眼就認(rèn)出了許多用了ADPLL的型號(hào)。后來(lái)TI退出了手機(jī)芯片領(lǐng)域，甚至Staszewski所在的部門都被關(guān)掉了于是去了學(xué)界，這就是另一個(gè)故事了）。 Digital LDO 除了PLL以外，模擬轉(zhuǎn)向數(shù)字的過(guò)程，正在另一傳統(tǒng)模擬電路的領(lǐng)域重復(fù)著歷史——LDO。 所謂數(shù)字LDO，就是在沿襲傳統(tǒng)模擬LDO的基礎(chǔ)上，沿襲負(fù)反饋的精神，但采用比較器和數(shù)字控制邏輯實(shí)現(xiàn)輸出電壓的穩(wěn)定性。傳統(tǒng)的數(shù)字做法基于單比特比較和Barrier Shifter，建立精度低，且輸出的紋波/噪聲大。但是，隨著模數(shù)轉(zhuǎn)換技術(shù)和數(shù)字控制理論/實(shí)現(xiàn)的發(fā)展，數(shù)字LDO的缺點(diǎn)在逐漸被克服。 臺(tái)灣交通大學(xué)提出了基于TDC的高精度誤差檢測(cè)反饋回路，避免了以barrier shifter實(shí)現(xiàn)的傳統(tǒng)電路電路大抖動(dòng)。并且在數(shù)字控制的部分，完整的提供了數(shù)字話PID解決方案，實(shí)現(xiàn)靜態(tài)建立的補(bǔ)償與加強(qiáng)。 UCSD的數(shù)字LDO將整個(gè)LDO建立融入到一個(gè)逐次比較模數(shù)轉(zhuǎn)換的過(guò)程中，縮短了傳統(tǒng)僅基于極性搜索關(guān)鍵路徑，利用二進(jìn)制搜索提高了DLDO的瞬時(shí)響應(yīng)，并在此基礎(chǔ)上作了穩(wěn)定性分析。 澳門大學(xué)/華南理工大學(xué)提出的模擬輔助DLDO，巧妙地采用了一個(gè)避免了沒(méi)有大電容下退藕下的補(bǔ)償原理。僅僅采用了一組電容/電阻，實(shí)現(xiàn)了一個(gè)快速反饋路徑。 Digital Opamp 每個(gè)學(xué)EE的人都有過(guò)被模擬電子學(xué)/Circuits 101這樣的課摧殘的經(jīng)歷，運(yùn)算放大器早已成為了各位心中模擬電路的代名詞。運(yùn)放怎么能和數(shù)字電路混在一起呢？但近年來(lái)，隨著inverter based的opamp逐漸走向成熟，各種對(duì)運(yùn)放的新思路層出不窮?，F(xiàn)今看來(lái)，把運(yùn)放定義為模擬恐怕已經(jīng)是上個(gè)時(shí)代的故事了。 首先我們來(lái)看Stanford大學(xué)研發(fā)的超聲成像系統(tǒng)中的采用的一個(gè)運(yùn)算放大器。該放大器集成了目前主流的各類數(shù)字化設(shè)計(jì)的運(yùn)放技術(shù)，前兩級(jí)為級(jí)聯(lián)反相器，第三級(jí)是由動(dòng)態(tài)偏置的Class AB級(jí)，像三個(gè)級(jí)聯(lián)的反相器。當(dāng)該放大器以負(fù)反饋方式鏈接后，該反相器可以實(shí)現(xiàn)ring-amplifier（由俄勒岡州立大學(xué)與密歇根大學(xué)在前兩年ISSCC提出）。 還有類似充放電模型的“積分型”動(dòng)態(tài)放大器，在聯(lián)發(fā)科（Mediatek）的一篇噪聲整形/逐次比較（Noise-Shaping SAR ADC）中提到了如下結(jié)構(gòu)， 通過(guò)合理選擇充電/放電路徑，單級(jí)放大器的輸出電平受到輸入電壓的調(diào)制而產(chǎn)生差異，由此實(shí)現(xiàn)信號(hào)放大。很明顯的，該放大倍數(shù)對(duì)許多電路加工參數(shù)敏感（PVT sensitive）。由此，UT Dallas的研究者針對(duì)這一問(wèn)題，提出了跟蹤PVT因素的建立時(shí)間產(chǎn)生電路： 該產(chǎn)生電路通過(guò)類似replica的想法仿造出一個(gè)脈沖信號(hào)，該信號(hào)的脈沖寬度接跟隨PVT變化而變化，由此實(shí)現(xiàn)穩(wěn)定的動(dòng)態(tài)放大器。 Synthesizable All-Digital PLL/RF Transmitter 前面的全數(shù)字電路雖然使用了數(shù)字信號(hào)，但是其設(shè)計(jì)流程還是走的是傳統(tǒng)定制電路的路子，類似當(dāng)年在設(shè)計(jì)8086的時(shí)候數(shù)字門電路還是要手動(dòng)設(shè)計(jì)一樣。那么，有沒(méi)有真的用數(shù)字電路流程，用標(biāo)準(zhǔn)單元庫(kù)綜合的辦法實(shí)現(xiàn)的模擬電路呢？這個(gè)在目前也已經(jīng)實(shí)現(xiàn)了，例如，來(lái)自Tokyo Institute of Technology的Wei Deng在過(guò)去的幾年里連續(xù)發(fā)表了多篇可綜合PLL的論文，證明了其可行性。 除此之外，今年TCAD上也有一篇論文"A Novel Fully Synthesizable All-Digital RF Transmitter for IoT Applications"，實(shí)現(xiàn)了可綜合全數(shù)字射頻發(fā)射機(jī)。該電路使用了全數(shù)字sigma-delta modulator調(diào)制I/Q幅度，使用XOR門作為混頻器，并且在全數(shù)字driver amplifier的輸出端把I/Q合并到了一起。這個(gè)TX通過(guò)Verilog描述并使用數(shù)字流程綜合／布局布線，未來(lái)寫code設(shè)計(jì)模擬電路的日子可能真的不遙遠(yuǎn)了。 結(jié)語(yǔ) 隨著半導(dǎo)體工藝發(fā)展，數(shù)字電路性能越來(lái)越強(qiáng)，模擬電路卻由于電源電壓的下降而導(dǎo)致設(shè)計(jì)更加困難。因此，為了充分發(fā)揮先進(jìn)工藝的優(yōu)勢(shì)，模擬電路數(shù)字化乃是大勢(shì)所趨。尤其是隨著可綜合模擬電路設(shè)計(jì)的出現(xiàn)，未來(lái)模擬電路設(shè)計(jì)師可能也要變成半個(gè)碼農(nóng)啦！ 本文轉(zhuǎn)載自 (mbbeetchina)