CDCE949

CDCE949簡介

　　CDCE949具有 2.5V 或 3.3V LVCMOS 輸出的可編程 4-PLL VCXO 時鐘合成器

　　CDCE949 和 CDCEL949 是基于模塊化 PLL 的低成本、高性能、可編程時鐘合成器、乘法器和分頻器。它們從單個輸入頻率生成多達 9 個輸出時鐘。每個輸出都可以在系統(tǒng)內(nèi)編程為高達 230 MHz 的任何時鐘頻率，使用多達四個獨立的可配置 PLL。

　　CDCEx949 具有單獨的輸出電源引腳 V DDOUT，CDCEL949 為 1.8 V，CDCE949 為 2.5 V 至 3.3 V。

　　輸入接受外部晶振或 LVCMOS 時鐘信號。如果使用外部晶體，則片上負載電容器足以滿足大多數(shù)應(yīng)用。負載電容的值可編程為 0 至 20 pF。此外，片上 VCXO 是可選的，允許將輸出頻率與外部控制信號（即 PWM 信號）同步。

　　深 M/N 分頻比允許從參考輸入頻率（例如 27 MHz）生成零 ppm 音頻或視頻、網(wǎng)絡(luò)（WLAN、BlueTooth?、以太網(wǎng)、GPS）或接口（USB、IEEE1394、記憶棒）時鐘。

　　所有 PLL 都支持 SSC（擴頻時鐘）。SSC 可以是中心擴展或向下擴展時鐘。這是降低電磁干擾 （EMI） 的常用技術(shù)。

　　根據(jù) PLL 頻率和分頻器設(shè)置，自動調(diào)整內(nèi)部環(huán)路濾波器組件以實現(xiàn)高穩(wěn)定性，并優(yōu)化每個 PLL 的抖動傳遞特性。

　　該器件支持非易失性 EEPROM 編程，可根據(jù)應(yīng)用輕松定制器件。它預(yù)設(shè)為出廠默認配置。它可以在 PCB 組裝之前重新編程為不同的應(yīng)用配置，或通過系統(tǒng)內(nèi)編程重新編程。所有設(shè)備設(shè)置均可通過 SDA 和 SCL 總線（一個 2 線串行接口）進行編程。

　　三個可編程控制輸入 S0、S1 和 S2 可用于控制操作的各個方面，包括頻率選擇、更改 SSC 參數(shù)以降低 EMI、PLL 旁路、斷電以及在輸出的低電平或三態(tài)之間選擇-禁用功能。

　　CDCEx949 在 1.8V 環(huán)境中運行。它的工作溫度范圍為 –40°C 至 85°C。