RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

標(biāo)簽 > fifo

fifo

+關(guān)注 0人關(guān)注

First Input First Output的縮寫,先入先出隊(duì)列,這是一種傳統(tǒng)的按序執(zhí)行方法,先進(jìn)入的指令先完成并引退,跟著才執(zhí)行第二條指令。

文章: 252
視頻: 82
瀏覽: 43646
帖子: 757

fifo簡介

 在計(jì)算機(jī)中,先入先出隊(duì)列是一種傳統(tǒng)的按序執(zhí)行方法,先進(jìn)入的指令先完成并引退,跟著才執(zhí)行第二條指令(指令就是計(jì)算機(jī)在響應(yīng)用戶操作的程序代碼,對用戶而言是透明的)。如圖1所示,當(dāng)CPU在某一時段來不及響應(yīng)所有的指令時,指令就會被安排在FIFO隊(duì)列中,比如0號指令先進(jìn)入隊(duì)列,接著是1號指令、2號指令……當(dāng)CPU完成當(dāng)前指令以后就會從隊(duì)列中取出0號指令先行執(zhí)行,此時1號指令就會接替0號指令的位置,同樣,2號指令、3號指令……都會向前挪一個位置,這樣解釋大家清楚了吧?

fifo百科

  First Input First Output的縮寫,先入先出隊(duì)列,這是一種傳統(tǒng)的按序執(zhí)行方法,先進(jìn)入的指令先完成并引退,跟著才執(zhí)行第二條指令。

  FIFO簡介

  在計(jì)算機(jī)中,先入先出隊(duì)列是一種傳統(tǒng)的按序執(zhí)行方法,先進(jìn)入的指令先完成并引退,跟著才執(zhí)行第二條指令(指令就是計(jì)算機(jī)在響應(yīng)用戶操作的程序代碼,對用戶而言是透明的)。如圖1所示,當(dāng)CPU在某一時段來不及響應(yīng)所有的指令時,指令就會被安排在FIFO隊(duì)列中,比如0號指令先進(jìn)入隊(duì)列,接著是1號指令、2號指令……當(dāng)CPU完成當(dāng)前指令以后就會從隊(duì)列中取出0號指令先行執(zhí)行,此時1號指令就會接替0號指令的位置,同樣,2號指令、3號指令……都會向前挪一個位置,這樣解釋大家清楚了吧?

  

  圖1 先進(jìn)先出隊(duì)列FIFO是隊(duì)列機(jī)制中最簡單的,每個接口上都存在FIFO隊(duì)列,表面上看FIFO隊(duì)列并沒有提供什么QoS(Quality of Service,服務(wù)質(zhì)量)保證,甚至很多人認(rèn)為FIFO嚴(yán)格意義上不算做一種隊(duì)列技術(shù),實(shí)則不然,F(xiàn)IFO是其它隊(duì)列的基礎(chǔ),F(xiàn)IFO也會影響到衡量QoS的關(guān)鍵指標(biāo):報(bào)文的丟棄、延時、抖動。既然只有一個隊(duì)列,自然不需要考慮如何對報(bào)文進(jìn)行復(fù)雜的流量分類,也不用考慮下一個報(bào)文怎么拿、拿多少的問題,而且因?yàn)榘错樞蛉?bào)文,F(xiàn)IFO無需對報(bào)文重新排序。簡化了這些實(shí)現(xiàn)其實(shí)也就提高了對報(bào)文時延的保證。FIFO關(guān)心的就是隊(duì)列長度問題,隊(duì)列長度會影響到時延、抖動、丟包率。因?yàn)殛?duì)列長度是有限的,有可能被填滿,這就涉及到該機(jī)制的丟棄原則。常見的一個丟棄原則叫做Tail Drop機(jī)制。簡單地說就是該隊(duì)列如果已經(jīng)滿了,那么后續(xù)進(jìn)入的報(bào)文被丟棄,而沒有什么機(jī)制來保證后續(xù)的報(bào)文可以擠掉已經(jīng)在隊(duì)列內(nèi)的報(bào)文。在這種機(jī)制中,如果定義了較長的隊(duì)列長度,那么隊(duì)列不容易填滿,被丟棄的報(bào)文也就少了,但是隊(duì)列長度太長了會出現(xiàn)時延的問題,一般情況下時延的增加會導(dǎo)致抖動也增加。如果定義了較短的隊(duì)列,時延的問題可以得到解決,但是發(fā)生Tail Drop的報(bào)文就變多了。

  FIFO隊(duì)列原理簡述

  FIFO隊(duì)列不對報(bào)文進(jìn)行分類,當(dāng)報(bào)文進(jìn)入接口的速度大于接口能發(fā)送的速度時,F(xiàn)IFO按報(bào)文到達(dá)接口的先后順序讓報(bào)文進(jìn)入隊(duì)列,同時,F(xiàn)IFO在隊(duì)列的出口讓報(bào)文按進(jìn)隊(duì)的順序出隊(duì),先進(jìn)的報(bào)文將先出隊(duì),后進(jìn)的報(bào)文將后出隊(duì)。FIFO隊(duì)列具有處理簡單,開銷小的優(yōu)點(diǎn)。但FIFO不區(qū)分報(bào)文類型,采用盡力而為的轉(zhuǎn)發(fā)模式,使對時間敏感的實(shí)時應(yīng)用(如VoIP)的延遲得不到保證,關(guān)鍵業(yè)務(wù)的帶寬也不能得到保證。

  使用FIFO

  FIFO一般用于不同時鐘域之間的數(shù)據(jù)傳輸,比如FIFO的一端是AD數(shù)據(jù)采集,另一端是計(jì)算機(jī)的PCI總線,假設(shè)其AD采集的速率為16位 100K SPS,那么每秒的數(shù)據(jù)量為100K×16bit=1.6Mbps,而PCI總線的速度為33MHz,總線寬度32bit,其最大傳輸速率為1056Mbps,在兩個不同的時鐘域間就可以采用FIFO來作為數(shù)據(jù)緩沖。另外對于不同寬度的數(shù)據(jù)接口也可以用FIFO,例如單片機(jī)位8位數(shù)據(jù)輸出,而DSP可能是16位數(shù)據(jù)輸入,在單片機(jī)與DSP連接時就可以使用FIFO來達(dá)到數(shù)據(jù)匹配的目的。

  重要參數(shù)

  FIFO的寬度:也就是英文資料里??吹降腡HE WIDTH,它指的是FIFO一次讀寫操作的數(shù)據(jù)位,就像MCU有8位和16位,ARM32位等等,F(xiàn)IFO的寬度在單片成品IC中是固定的,也有可選擇的,如果用FPGA自己實(shí)現(xiàn)一個FIFO,其數(shù)據(jù)位,也就是寬度是可以自己定義的。

  FIFO的深度:THE DEEPTH,它指的是FIFO可以存儲多少個N位的數(shù)據(jù)(如果寬度為N)。如一個8位的FIFO,若深度為8,它可以存儲8個8位的數(shù)據(jù),深度為12 ,就可以存儲12個8位的數(shù)據(jù),F(xiàn)IFO的深度可大可小,個人認(rèn)為FIFO深度的計(jì)算并無一個固定的公式。在FIFO實(shí)際工作中,其數(shù)據(jù)的滿/空標(biāo)志可以控制數(shù)據(jù)的繼續(xù)寫入或讀出。在一個具體的應(yīng)用中不可能由一些參數(shù)精確算出所需的FIFO深度為多少,這在寫速度大于讀速度的理想狀態(tài)下是可行的,但在實(shí)際中用到的FIFO深度往往要大于計(jì)算值。一般來說根據(jù)電路的具體情況,在兼顧系統(tǒng)性能和FIFO成本的情況下估算一個大概的寬度和深度就可以了。而對于寫速度慢于讀速度的應(yīng)用,F(xiàn)IFO的深度要根據(jù)讀出的數(shù)據(jù)結(jié)構(gòu)和讀出數(shù)據(jù)由那些具體的要求來確定。

  滿標(biāo)志:FIFO已滿或?qū)⒁獫M時由FIFO的狀態(tài)電路送出的一個信號,以阻止FIFO的寫操作繼續(xù)向FIFO中寫數(shù)據(jù)而造成溢出(overflow)。

  空標(biāo)志:FIFO已空或?qū)⒁諘r由FIFO的狀態(tài)電路送出的一個信號,以阻止FIFO的讀操作繼續(xù)從FIFO中讀出數(shù)據(jù)而造成無效數(shù)據(jù)的讀出(underflow)。

  讀時鐘:讀操作所遵循的時鐘,在每個時鐘沿來臨時讀數(shù)據(jù)。

  寫時鐘:寫操作所遵循的時鐘,在每個時鐘沿來臨時寫數(shù)據(jù)。

  讀指針:指向下一個讀出地址。讀完后自動加1。

  寫指針:指向下一個要寫入的地址的,寫完自動加1。

  讀寫指針其實(shí)就是讀寫的地址,只不過這個地址不能任意選擇,而是連續(xù)的。

  4.FIFO的分類

  根據(jù)FIFO工作的時鐘域,可以將FIFO分為同步FIFO和異步FIFO。同步FIFO是指讀時鐘和寫時鐘為同一個時鐘。在時鐘沿來臨時同時發(fā)生讀寫操作。異步FIFO是指讀寫時鐘不一致,讀寫時鐘是互相獨(dú)立的。

  5.FIFO設(shè)計(jì)的難點(diǎn)

  FIFO設(shè)計(jì)的難點(diǎn)在于怎樣判斷FIFO的空/滿狀態(tài)。為了保證數(shù)據(jù)正確的寫入或讀出,而不發(fā)生溢出或讀空的狀態(tài)出現(xiàn),必須保證FIFO在滿的情況下,不能進(jìn)行寫操作。在空的狀態(tài)下不能進(jìn)行讀操作。怎樣判斷FIFO的滿/空就成了FIFO設(shè)計(jì)的核心問題。由于同步FIFO幾乎很少用到,這里只描述異步FIFO的空/滿標(biāo)志產(chǎn)生問題。

  在用到觸發(fā)器的設(shè)計(jì)中,不可避免的會遇到亞穩(wěn)態(tài)的問題(關(guān)于亞穩(wěn)態(tài)這里不作介紹,可查看相關(guān)資料)。在涉及到觸發(fā)器的電路中,亞穩(wěn)態(tài)無法徹底消除,只能想辦法將其發(fā)生的概率將到最低。其中的一個方法就是使用格雷碼。格雷碼在相鄰的兩個碼元之間只由一位變換(二進(jìn)制碼在很多情況下是很多碼元在同時變化)。這就會避免計(jì)數(shù)器與時鐘同步的時候發(fā)生亞穩(wěn)態(tài)現(xiàn)象。但是格雷碼有個缺點(diǎn)就是只能定義2^n的深度,而不能像二進(jìn)制碼那樣隨意的定義FIFO的深度,因?yàn)楦窭状a必須循環(huán)一個2^n,否則就不能保證兩個相鄰碼元之間相差一位的條件,因此也就不是真正的格雷碼了。第二就是使用冗余的觸發(fā)器,假設(shè)一個觸發(fā)器發(fā)生亞穩(wěn)態(tài)的概率為P,那么兩個級聯(lián)的觸發(fā)器發(fā)生亞穩(wěn)態(tài)的概率就為P的平方。但這會導(dǎo)致延時的增加。亞穩(wěn)態(tài)的發(fā)生會使得FIFO出現(xiàn)錯誤,讀/寫時鐘采樣的地址指針會與真實(shí)的值之間不同,這就導(dǎo)致寫入或讀出的地址錯誤。由于考慮延時的作用,空/滿標(biāo)志的產(chǎn)生并不一定出現(xiàn)在FIFO真的空/滿時才出現(xiàn)??赡蹻IFO還未空/滿時就出現(xiàn)了空/滿標(biāo)志。這并沒有什么不好,只要保證FIFO不出現(xiàn)overflow or underflow 就OK了。

  很多關(guān)于FIFO的文章其實(shí)討論的都是空/滿標(biāo)志的不同算法問題。

  在Vijay A. Nebhrajani的《異步FIFO結(jié)構(gòu)》一文中,作者提出了兩個關(guān)于FIFO空/滿標(biāo)志的算法。

  第一個算法:構(gòu)造一個指針寬度為N+1,深度為2^N字節(jié)的FIFO(為方便比較,將格雷碼指針轉(zhuǎn)換為二進(jìn)制指針)。當(dāng)指針的二進(jìn)制碼中最高位不一致而其它N位都相等時,F(xiàn)IFO為滿(在Clifford E. Cummings的文章中以格雷碼表示是前兩位均不相同,而后兩位LSB相同為滿,這與換成二進(jìn)制表示的MSB不同其他相同為滿是一樣的)。當(dāng)指針完全相等時,F(xiàn)IFO為空。這也許不容易看出,舉個例子說明一下:一個深度為8字節(jié)的FIFO怎樣工作(使用已轉(zhuǎn)換為二進(jìn)制的指針)。FIFO_WIDTH=8,F(xiàn)IFO_DEPTH= 2^N = 8,N = 3,指針寬度為N+1=4。起初rd_ptr_bin和wr_ptr_bin均為“0000”。此時FIFO中寫入8個字節(jié)的數(shù)據(jù)。wr_ptr_bin =“1000”,rd_ptr_bin=“0000”。當(dāng)然,這就是滿條件?,F(xiàn)在,假設(shè)執(zhí)行了8次的讀操作,使得rd_ptr_bin =“1000”,這就是空條件。另外的8次寫操作將使wr_ptr_bin 等于“0000”,但rd_ptr_bin 仍然等于“1000”,因此FIFO為滿條件。

  顯然起始指針無需為“0000”。假設(shè)它為“0100”,并且FIFO為空,那么8個字節(jié)會使wr_ptr_bin =“1100”,, rd_ptr_bin 仍然為“0100”。這又說明FIFO為滿。

  在Vijay A. Nebhrajani的這篇《異步FIFO結(jié)構(gòu)》文章中說明了怎樣運(yùn)用格雷碼來設(shè)置空滿的條件,但沒有說清為什么深度為8的FIFO其讀寫指針要用3+1位的格雷碼來實(shí)現(xiàn),而3+1位的格雷碼可以表示16位的深度,而真實(shí)的FIFO只有8位,這是怎么回事?而這個問題在Clifford E. Cummings的文章中得以解釋。三位格雷碼可表示8位的深度,若在加一位最為MSB,則這一位加其他三位組成的格雷碼并不代表新的地址,也就是說格雷碼的0100表示表示7,而1100仍然表示7,只不過格雷碼在經(jīng)過一個以0位MSB的循環(huán)后進(jìn)入一個以1為MSB的循環(huán),然后又進(jìn)入一個以0位MSB的循環(huán),其他的三位碼仍然是格雷碼,但這就帶來一個問題,在0100的循環(huán)完成后,進(jìn)入1000,他們之間有兩位發(fā)生了變換,而不是1位,所以增加一位MSB的做法使得該碼在兩處:0100~1000,1100~0000有兩位碼元發(fā)生變化,故該碼以不是真正的格雷碼。增加的MSB是為了實(shí)現(xiàn)空滿標(biāo)志的計(jì)算。Vijay A. Nebhrajani的文章用格雷碼轉(zhuǎn)二進(jìn)制,再轉(zhuǎn)格雷碼的情況下提出空滿條件,僅過兩次轉(zhuǎn)換,而Clifford E. Cummings的文章中直接在格雷碼條件下得出空滿條件。其實(shí)二者是一樣的,只是實(shí)現(xiàn)方式不同罷了。

  第二種算法:Clifford E. Cummings的文章中提到的STYLE#2。它將FIFO地址分成了4部分,每部分分別用高兩位的MSB 00 、01、 11、 10決定FIFO是否為going full 或going empty (即將滿或空)。如果寫指針的高兩位MSB小于讀指針的高兩位MSB則FIFO為“幾乎滿”,

  若寫指針的高兩位MSB大于讀指針的高兩位MSB則FIFO為“幾乎空”。

  在Vijay A. Nebhrajani的《異步FIFO結(jié)構(gòu)》第三部分的文章中也提到了一種方法,那就是方向標(biāo)志與門限。設(shè)定了FIFO容量的75%作為上限,設(shè)定FIFO容量的25%為下限。當(dāng)方向標(biāo)志超過門限便輸出滿/空標(biāo)志,這與Clifford E. Cummings的文章中提到的STYLE #2可謂是異曲同工。他們都屬于保守的空滿判斷。其實(shí)這時輸出空滿標(biāo)志FIFO并不一定真的空/滿。

  說到此,我們已經(jīng)清楚地看到,F(xiàn)IFO設(shè)計(jì)最關(guān)鍵的就是產(chǎn)生空/滿標(biāo)志的算法的不同產(chǎn)生了不同的FIFO。但無論是精確的空滿還是保守的空滿都是為了保證FIFO工作的可靠。

查看詳情

fifo知識

展開查看更多

fifo技術(shù)

FIFO Generator的Xilinx官方手冊

FIFO Generator的Xilinx官方手冊

FIFO作為FPGA崗位求職過程中最常被問到的基礎(chǔ)知識點(diǎn),也是項(xiàng)目中最常被使用到的IP,其意義是非常重要的。本文基于對FIFO Generator的Xi...

2024-11-12 標(biāo)簽:Xilinxfifogenerator 332 0

FIFO的深度應(yīng)該怎么計(jì)算

FIFO的深度應(yīng)該怎么計(jì)算

FIFO是FPGA/IC設(shè)計(jì)中經(jīng)常使用到的模塊,它經(jīng)常被用在兩個模塊之間進(jìn)行數(shù)據(jù)的緩存,以避免數(shù)據(jù)在傳輸過程中丟失。同時FIFO也經(jīng)常被用在跨時鐘域處理中。

2024-10-25 標(biāo)簽:FPGAIC設(shè)計(jì)fifo 285 0

分享一個嵌入式通用FIFO環(huán)形緩沖區(qū)實(shí)現(xiàn)庫

分享一個嵌入式通用FIFO環(huán)形緩沖區(qū)實(shí)現(xiàn)庫

開源項(xiàng)目ringbuff ,是一款通用FIFO環(huán)形緩沖區(qū)實(shí)現(xiàn)的開源庫,作者M(jìn)aJerle,遵循 MIT 開源許可協(xié)議。

2024-10-23 標(biāo)簽:緩沖區(qū)嵌入式fifo 370 0

Efinity FIFO IP仿真問題 -v1

Efinity FIFO IP仿真問題 -v1

Efinity目前不支持聯(lián)合仿真,只能通過調(diào)用源文件仿真。 我們生成一個fifo IP命名為fifo_sim 在Deliverables中保留Testb...

2024-10-21 標(biāo)簽:IP仿真fifo 979 0

FIFO寫數(shù)據(jù)失敗問題分析

FIFO寫數(shù)據(jù)失敗問題分析

前幾天測試中心在對伺服電機(jī)控制板進(jìn)行測試中,發(fā)現(xiàn)多次隨機(jī)點(diǎn)擊控制屏上控制指令時,會出現(xiàn)正常運(yùn)行的電機(jī)突然就停了。在當(dāng)前指令還沒有執(zhí)行完,并且確認(rèn)沒有下發(fā)...

2024-10-16 標(biāo)簽:fifo指令伺服電機(jī) 838 0

陀螺儀LSM6DSOW開發(fā)(3)----FIFO數(shù)據(jù)讀取與配置

陀螺儀LSM6DSOW開發(fā)(3)----FIFO數(shù)據(jù)讀取與配置

本文檔旨在詳細(xì)介紹如何配置和讀取LSM6DSOW傳感器的FIFO數(shù)據(jù)。LSM6DSOW是一款高性能的6軸IMU(慣性測量單元),集成了三軸加速度計(jì)和三軸...

2024-08-05 標(biāo)簽:memsfifo三軸陀螺儀 1703 0

驅(qū)動LSM6DS3TR-C實(shí)現(xiàn)高效運(yùn)動檢測與數(shù)據(jù)采集(8)----中斷獲取FIFO數(shù)據(jù)并應(yīng)用MotionFX庫解析空間坐標(biāo)

驅(qū)動LSM6DS3TR-C實(shí)現(xiàn)高效運(yùn)動檢測與數(shù)據(jù)采集(8)----中斷獲取FIFO數(shù)據(jù)并應(yīng)用MotionFX庫解析空間坐標(biāo)

本文將探討如何使用中斷機(jī)制獲取FIFO數(shù)據(jù)并應(yīng)用MotionFX庫解析空間坐標(biāo)。MotionFX庫是一種用于傳感器融合的強(qiáng)大工具,可以將加速度計(jì)、陀螺儀...

2024-07-21 標(biāo)簽:數(shù)據(jù)采集fifo運(yùn)動檢測 679 0

驅(qū)動LSM6DS3TR-C實(shí)現(xiàn)高效運(yùn)動檢測與數(shù)據(jù)采集(6)----FIFO數(shù)據(jù)讀取與配置

驅(qū)動LSM6DS3TR-C實(shí)現(xiàn)高效運(yùn)動檢測與數(shù)據(jù)采集(6)----FIFO數(shù)據(jù)讀取與配置

LSM6DS3TR-C是STMicroelectronics公司推出的iNEMO慣性模塊,集成了三軸加速度計(jì)和三軸陀螺儀,具備低功耗、強(qiáng)大的運(yùn)動檢測功能...

2024-07-18 標(biāo)簽:陀螺儀數(shù)據(jù)采集fifo 1465 0

陀螺儀LSM6DSV16X與AI集成(9)----中斷獲取FIFO數(shù)據(jù)并應(yīng)用MotionFX庫解析空間坐標(biāo)

陀螺儀LSM6DSV16X與AI集成(9)----中斷獲取FIFO數(shù)據(jù)并應(yīng)用MotionFX庫解析空間坐標(biāo)

本文將探討如何使用中斷機(jī)制獲取FIFO數(shù)據(jù)并應(yīng)用MotionFX庫解析空間坐標(biāo)。MotionFX庫是一種用于傳感器融合的強(qiáng)大工具,可以將加速度計(jì)、陀螺儀...

2024-07-18 標(biāo)簽:陀螺儀FIFOAI 1037 0

陀螺儀LSM6DSV16X與AI集成(7)----FIFO數(shù)據(jù)讀取與配置

陀螺儀LSM6DSV16X與AI集成(7)----FIFO數(shù)據(jù)讀取與配置

LSM6DSV16X是一款高性能、低功耗的6軸IMU傳感器,集成了3軸加速度計(jì)和3軸陀螺儀。本文將詳細(xì)介紹如何配置和讀取LSM6DSV16X傳感器的FI...

2024-07-18 標(biāo)簽:陀螺儀fifoAI 1481 0

查看更多>>

fifo帖子

查看更多>>

fifo資訊

陀螺儀LSM6DSOW開發(fā)(4)----中斷獲取FIFO數(shù)據(jù)

陀螺儀LSM6DSOW開發(fā)(4)----中斷獲取FIFO數(shù)據(jù)

本文將探討如何使用中斷機(jī)制獲取FIFO數(shù)據(jù)并應(yīng)用MotionFX庫解析空間坐標(biāo)。MotionFX庫是一種用于傳感器融合的強(qiáng)大工具,可以將加速度計(jì)、陀螺儀...

2024-08-08 標(biāo)簽:陀螺儀fifo 654 0

美新半導(dǎo)體宣布3軸AMR地磁傳感器榮膺“年度最佳傳感器/MEMS獎項(xiàng)”

2024年3月29日,由全球電子技術(shù)領(lǐng)域知名媒體集團(tuán)ASPENCORE舉辦的"2024年度中國IC領(lǐng)袖峰會暨中國IC設(shè)計(jì)成就獎頒獎典禮&quo...

2024-04-07 標(biāo)簽:IC設(shè)計(jì)fifoAMR 697 0

請問異步FIFO的溢出操作時怎么樣判斷的?

請問異步FIFO的溢出操作時怎么樣判斷的? 異步FIFO是數(shù)據(jù)傳輸?shù)囊环N常用方式,在一些儲存器和計(jì)算機(jī)系統(tǒng)中,常常會用到異步FIFO。作為一種FIFO,...

2023-10-18 標(biāo)簽:fifo計(jì)數(shù)器 1616 0

同步FIFO和異步FIFO的區(qū)別 同步FIFO和異步FIFO各在什么情況下應(yīng)用

同步FIFO和異步FIFO的區(qū)別 同步FIFO和異步FIFO各在什么情況下應(yīng)用? 1. 同步FIFO和異步FIFO的區(qū)別 同步FIFO和異步FIFO在處...

2023-10-18 標(biāo)簽:fifo 1680 0

為什么異步fifo中讀地址同步在寫時鐘域時序分析不通過?

為什么異步fifo中讀地址同步在寫時鐘域時序分析不通過? 異步FIFO中讀地址同步在寫時鐘域時序分析不通過的原因可能有以下幾個方面: 1. 讀地址同步在...

2023-10-18 標(biāo)簽:時鐘緩沖器fifo 733 0

fpga跨時鐘域通信時,慢時鐘如何讀取快時鐘發(fā)送過來的數(shù)據(jù)?

fpga跨時鐘域通信時,慢時鐘如何讀取快時鐘發(fā)送過來的數(shù)據(jù)? 在FPGA設(shè)計(jì)中,通常需要跨時鐘域進(jìn)行數(shù)據(jù)通信??鐣r鐘域通信就是在不同的時鐘域之間傳輸數(shù)據(jù)...

2023-10-18 標(biāo)簽:FPGA設(shè)計(jì)fifo緩存器 1065 0

芯教程|平頭哥助力昊芯HX2000系列芯片專題SCI串口通訊奇偶校驗(yàn)(二)SCI增強(qiáng)FIFO

芯教程|平頭哥助力昊芯HX2000系列芯片專題SCI串口通訊奇偶校驗(yàn)(二)SCI增強(qiáng)FIFO

自昊芯推出專題講解SCI串口通訊奇偶校驗(yàn),分為兩期講解,上期主要講解標(biāo)準(zhǔn)SCI模式下的奇偶校驗(yàn),本期主要講解增強(qiáng)FIFO模式下的奇偶校驗(yàn)。HX2000系...

2022-11-08 標(biāo)簽:芯片fifo 779 0

異步fifo詳解

異步fifo詳解 一. 什么是異步FIFO FIFO即First in First out的英文簡稱,是一種先進(jìn)先出的數(shù)據(jù)緩存器,與普通存儲器的區(qū)別在于...

2022-12-12 標(biāo)簽:fifo 4156 0

如何設(shè)計(jì)異步時鐘之間的接口電路

  一、FIFO簡介   FIFO是英文First In First Out 的縮寫,是一種先進(jìn)先出的數(shù)據(jù)緩存器,它與普通存儲器的區(qū)別是沒有外部讀...

2022-11-15 標(biāo)簽:芯片存儲器fifo 801 0

同步FIFO之Verilog實(shí)現(xiàn)

FIFO的分類根均FIFO工作的時鐘域,可以將FIFO分為同步FIFO和異步FIFO。同步FIFO是指讀時鐘和寫時鐘為同一個時鐘。在時鐘沿來臨時同時發(fā)生...

2022-11-01 標(biāo)簽:fifoVerilog緩存器 1973 0

查看更多>>

fifo數(shù)據(jù)手冊

相關(guān)標(biāo)簽

相關(guān)話題

換一批
  • Protues
    Protues
    +關(guān)注
    Proteus軟件是英國Lab Center Electronics公司出版的EDA工具軟件(該軟件中國總代理為廣州風(fēng)標(biāo)電子技術(shù)有限公司)。它不僅具有其它EDA工具軟件的仿真功能,還能仿真單片機(jī)及外圍器件。
  • 靜電防護(hù)
    靜電防護(hù)
    +關(guān)注
    為防止靜電積累所引起的人身電擊、火災(zāi)和爆炸、電子器件失效和損壞,以及對生產(chǎn)的不良影響而采取的防范措施。其防范原則主要是抑制靜電的產(chǎn)生,加速靜電泄漏,進(jìn)行靜電中和等。
  • Altium Designer
    Altium Designer
    +關(guān)注
  • FPGA芯片
    FPGA芯片
    +關(guān)注
    FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
  • ArduBlock
    ArduBlock
    +關(guān)注
    ArduBlock軟件是Arduino官方編程環(huán)境的第三方軟件,目前必須依附于Arduino軟件下運(yùn)行,區(qū)別于Arduino文本式編程環(huán)境,ArduBlock是以圖形化積木搭建的方式編程的,這樣的方式會使編程的可視化和交互性加強(qiáng),編程門檻降低,即使沒有編程經(jīng)驗(yàn)的人也可以嘗試給Arduino控制器編寫程序。
  • AD10
    AD10
    +關(guān)注
  • 識別
    識別
    +關(guān)注
  • FPGA開發(fā)板
    FPGA開發(fā)板
    +關(guān)注
    FPGA開發(fā)板在基于MCU、定制ASIC和體積龐大的電線束來實(shí)現(xiàn)引擎及控制電子的系統(tǒng)方案已發(fā)展至接近其技術(shù)和應(yīng)用極限,汽車工業(yè)正面臨新的設(shè)計(jì)挑戰(zhàn)。過去汽車電子產(chǎn)品的開發(fā)周期是漫長的,而許多汽車制造商現(xiàn)正致力于在更短的時間內(nèi),裝備消費(fèi)者所需的新一代汽車。
  • PCB封裝
    PCB封裝
    +關(guān)注
    pcb封裝就是把 實(shí)際的電子元器件,芯片等的各種參數(shù)(比如元器件的大小,長寬,直插,貼片,焊盤的大小,管腳的長寬,管腳的間距等)用圖形方式表現(xiàn)出來,以便可以在畫pcb圖時進(jìn)行調(diào)用。
  • QUARTUS II
    QUARTUS II
    +關(guān)注
    Quartus II 是Altera公司推出的綜合性CPLD/FPGA開發(fā)軟件,軟件支持原理圖、VHDL、VerilogHDL以及AHDL(Altera Hardware 支持Description Language)等多種設(shè)計(jì)輸入形式,內(nèi)嵌自有的綜合器以及仿真器,可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。
  • PCB封裝庫
    PCB封裝庫
    +關(guān)注
  • 語音交互
    語音交互
    +關(guān)注
  • AD09
    AD09
    +關(guān)注
  • PDN
    PDN
    +關(guān)注
  • QuickPcb
    QuickPcb
    +關(guān)注
  • Artix-7
    Artix-7
    +關(guān)注
      Artix-7 系列:相對于 Spartan-6 系列而言,Artix-7 系列功耗降低了一半, 成本降低了 35%,采用小型化封裝、統(tǒng)一的 Virtex 系列架構(gòu),能滿足低成本大批量市場的性能要求,這也正是此前 ASSP、ASIC 和低成本 FPGA 所針對的市場領(lǐng)域。
  • VHDL代碼
    VHDL代碼
    +關(guān)注
  • Protel 99 se
    Protel 99 se
    +關(guān)注
  • powerlink
    powerlink
    +關(guān)注
  • candence
    candence
    +關(guān)注
  • 面包板
    面包板
    +關(guān)注
    面包板是由于板子上有很多小插孔,專為電子電路的無焊接實(shí)驗(yàn)設(shè)計(jì)制造的。由于各種電子元器件可根據(jù)需要隨意插入或拔出,免去了焊接,節(jié)省了電路的組裝時間,而且元件可以重復(fù)使用,所以非常適合電子電路的組裝、調(diào)試和訓(xùn)練。
  • 特性阻抗
    特性阻抗
    +關(guān)注
    特性阻抗又稱特征阻抗,它不是直流電阻,屬于長線傳輸中的概念。特性阻抗是射頻傳輸線影響無線電波電壓、電流的幅值和相位變化的固有特性,等于各處的電壓與電流的比值,用V/I表示。在射頻電路中,電阻、電容、電感都會阻礙交變電流的流動,合稱阻抗。電阻是吸收電磁能量的,理想電容和電感不消耗電磁能量。
  • AXI
    AXI
    +關(guān)注
    AXI是一種總線協(xié)議,該協(xié)議是ARM公司提出的AMBA3.0協(xié)議中最重要的部分,是一種面向高性能、高帶寬、低延遲的片內(nèi)總線。它的地址/控制和數(shù)據(jù)相位是分離的,支持不對齊的數(shù)據(jù)傳輸,同時在突發(fā)傳輸中,只需要首地址,同時分離的讀寫數(shù)據(jù)通道、并支持Outstanding傳輸訪問和亂序訪問,并更加容易進(jìn)行時序收斂。AXI是AMBA中一個新的高性能協(xié)議。
  • 驅(qū)動電流
    驅(qū)動電流
    +關(guān)注
  • 時鐘源
    時鐘源
    +關(guān)注
    時鐘源用來為環(huán)形脈沖發(fā)生器提供頻率穩(wěn)定且電平匹配的方波時鐘脈沖信號。它通常由石英 晶體振蕩器和與非門組成的正反饋振蕩電路組成,其輸出送至環(huán)形脈沖發(fā)生器。
  • FPGA教程
    FPGA教程
    +關(guān)注
  • Kintex-7
    Kintex-7
    +關(guān)注
      Kintex-7系列:Kintex-7 系列是一種新型 FPGA,能以不到 Virtex-6 系列一半的價格實(shí)現(xiàn)與其相當(dāng)性能,性價比提高了一倍,功耗降低了一半。
  • AD采樣
    AD采樣
    +關(guān)注
      AD轉(zhuǎn)換采樣頻率指完成一次從模擬轉(zhuǎn)換到數(shù)字的AD轉(zhuǎn)換所需時間的倒數(shù),模擬量可以是電壓、電流等電信號,也可以是壓力、溫度、濕度、位移、聲音等非電信號;而AD分辨率指數(shù)字量變化一個最小量時模擬信號的變化量。
  • 紅外觸摸屏
    紅外觸摸屏
    +關(guān)注
  • Protel DXP
    Protel DXP
    +關(guān)注
換一批

關(guān)注此標(biāo)簽的用戶(3人)

一只想飛的豬 W1Z1 小可_0ec

編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題

RM新时代网站-首页