完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > verilog
Verilog HDL是一種硬件描述語(yǔ)言(HDL:Hardware Description Language),以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言,用它可以表示邏輯電路圖、邏輯表達(dá)式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
文章:693個(gè) 瀏覽:110074次 帖子:927個(gè)
Verilog HDL是一種硬件描述語(yǔ)言(HDL:Hardware Description Language),以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行...
我把FPGA層次劃分為,雞蛋級(jí)別,菜鳥(niǎo)級(jí)別,老鳥(niǎo)級(jí)別,高手級(jí)別四類(lèi)。題主是雞蛋級(jí)別的吧!啥也不會(huì)。那些得贊高的不少都是菜鳥(niǎo)級(jí)別的選手。當(dāng)然,我現(xiàn)在告訴你...
2016-06-07 標(biāo)簽:FPGAVerilog可編程邏輯門(mén)陣列 1.7萬(wàn) 2
FPGA核心知識(shí)詳解(2):FPGA入門(mén)書(shū)籍推薦篇
電子發(fā)燒友網(wǎng)核心提示 :對(duì)于FPGA初學(xué)者而言,正確的入門(mén)參考書(shū)籍對(duì)其至關(guān)重要。應(yīng)廣大FPGA初學(xué)者和愛(ài)好者要求,電子發(fā)燒友網(wǎng)編輯根據(jù)多名在FPGA領(lǐng)域...
Altium在Altium Designer軟件內(nèi)新增Aldec FPGA仿真技術(shù)
Altium和Aldec簽署的OEM協(xié)議中決定將Aldec的FPGA仿真功能添加到Altium Designer軟件中去。該協(xié)議的簽署使進(jìn)行FPGA(現(xiàn)...
FPGA牛人給FPGA初學(xué)者入門(mén)留下的幾點(diǎn)心得體會(huì)
電子發(fā)燒友網(wǎng)訊: 最近有很多FPGA初學(xué)者在論壇里咨詢(xún),F(xiàn)PGA初學(xué)者應(yīng)該從哪里開(kāi)始學(xué)起呢?為此,我找了多名做FPGA相關(guān)工作的的前輩請(qǐng)教,從而對(duì)FPG...
電子發(fā)燒友網(wǎng)核心提示: 關(guān)于Verilog代碼中命名的六大黃金規(guī)則。 1. 系統(tǒng)級(jí)信號(hào)的命名。 系統(tǒng)級(jí)信號(hào)指復(fù)位信號(hào),置位信號(hào),時(shí)鐘信號(hào)等需要輸送到各個(gè)...
介紹利用自動(dòng)化綜合工具在編碼和綜合的階段完成用于HDTV芯片設(shè)計(jì)的優(yōu)化
2012-06-15 標(biāo)簽:VerilogVerilogHDL 1637 0
Verilog代碼覆蓋率檢查是檢查驗(yàn)證工作是否完全的重要方法,代碼覆蓋率(codecoverge)可以指示Verilog代碼描述的功能有多少在仿真過(guò)程中...
基于Verilog實(shí)現(xiàn)電器定時(shí)開(kāi)關(guān)控制
隨著當(dāng)今社會(huì)工作和生活節(jié)奏的加快,人們對(duì)許多電器、儀器、設(shè)備的自動(dòng)化要求也越來(lái)越高,但現(xiàn)有的許多電器還不具備定時(shí)開(kāi)啟和關(guān)閉功能,許多需要在固定時(shí)間開(kāi)關(guān)的...
2012-01-17 標(biāo)簽:Verilog開(kāi)關(guān)控制定時(shí)開(kāi)關(guān) 3471 0
采用Verilog的數(shù)字跑表設(shè)計(jì)
本實(shí)例主要實(shí)現(xiàn)了計(jì)數(shù)及進(jìn)位的設(shè)計(jì),通過(guò)幾個(gè)always模塊的設(shè)計(jì)實(shí)現(xiàn)一個(gè)特定用途的模塊——數(shù)字跑表。通過(guò)本實(shí)例,讀者應(yīng)達(dá)到下面的一些實(shí)例目標(biāo)
基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn)
在xo640上實(shí)現(xiàn)一個(gè)簡(jiǎn)單的Uart,能夠解析串口數(shù)據(jù),并在寄存器中存儲(chǔ),用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過(guò)開(kāi)發(fā)板上的串口經(jīng)CPLD訪問(wèn)各種數(shù)據(jù)...
七段顯示器在DE2可當(dāng)成Verilog的控制臺(tái),做為16進(jìn)位的輸出結(jié)果。簡(jiǎn)單的使用開(kāi)關(guān)當(dāng)成2進(jìn)位輸入,并用8位數(shù)的七段顯示器顯示10進(jìn)位的結(jié)果。
以前在貼Verilog代碼時(shí),都只能挑C++或者C#的語(yǔ)法著色,但兩者的主題詞畢竟不太一樣,透過(guò)dudu的幫助,我將Verilog 2001年的主題詞加...
阻塞和非阻塞語(yǔ)句作為verilog HDL語(yǔ)言的最大難點(diǎn)之一,一直困擾著FPGA設(shè)計(jì)者,即使是一個(gè)頗富經(jīng)驗(yàn)的設(shè)計(jì)工程師,也很容易在這個(gè)點(diǎn)上犯下一些不必要...
PLD/FPGA硬件語(yǔ)言設(shè)計(jì)verilog HDL
在我國(guó)使用Verilog HDL的公司比使用VHDL的公司多。從EDA技術(shù)的發(fā)展上看,已出現(xiàn)用于CPLD/FPGA設(shè)計(jì)的硬件C語(yǔ)言編譯軟件,雖然還不成熟...
賽靈思Verilog(FPGA/CPLD)設(shè)計(jì)小技巧
以下是一個(gè)在設(shè)計(jì)中常犯的錯(cuò)誤列表這些錯(cuò)誤常使得你的設(shè)計(jì)不可靠或速度較慢為了提高你的設(shè)計(jì)性能和提高速度的可靠性你必須確定你的設(shè)計(jì)通過(guò)所有的這些檢查。
基于Verilog硬件描述語(yǔ)言的AES密碼算法實(shí)現(xiàn)
0 引言 密碼模塊是安全保密系統(tǒng)的重要組成部分,其核心任務(wù)就是加/解密數(shù)據(jù)。目前,分組密碼
2010-10-15 標(biāo)簽:Verilog 2357 0
基于Verilog HDL設(shè)計(jì)的UART模塊
1 UART原理 串行通信是指外部設(shè)備和計(jì)算機(jī)間使用一根數(shù)據(jù)線(另外需要地線,可能還需要控制線)進(jìn)行數(shù)據(jù)傳輸?shù)姆绞?。?shù)據(jù)在一根數(shù)據(jù)線上一位一位...
基于FPGA和硬件描述語(yǔ)言Verilog的液晶顯示控制器的設(shè)
本設(shè)計(jì)是一種基于FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)的液晶顯示控制器。與集成電路控制器相比,F(xiàn)PGA更加靈活,可以針對(duì)小同的液晶顯示模塊更改時(shí)序信號(hào)和顯示數(shù)據(jù)。...
之前探討過(guò)PS/2鍵盤(pán)編解碼以及數(shù)據(jù)傳輸協(xié)議,這次自己動(dòng)手實(shí)現(xiàn)了利用FPGA接收鍵盤(pán)編碼,然后通過(guò)串口傳輸?shù)絇C。做的比較
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |