雷達(dá)，作為一種重要的軍事武器裝備，在軍事上將其形象的比喻成作戰(zhàn)指揮員的“眼睛”，在維護(hù)國(guó)家安全及領(lǐng)土完整中發(fā)揮著舉足輕重的作用。但隨著數(shù)字電路設(shè)計(jì)及制造技術(shù)的發(fā)展，特別是CAD設(shè)計(jì)軟件的進(jìn)步及完善，單一的測(cè)試方法如ICT（In-Circuit Test）測(cè)試、功能測(cè)試等已無(wú)法滿足新型雷達(dá)數(shù)字電路測(cè)試及故障診斷的要求，邊界掃描［1］測(cè)試將成為今后雷達(dá)裝備數(shù)字電路故障診斷發(fā)展的主流技術(shù)。

基于對(duì)ICT測(cè)試、功能測(cè)試局限性的深入探討，以及對(duì)邊界掃描測(cè)試技術(shù)的研究與實(shí)踐，本文提出了“MERGE（組合）”邊界掃描測(cè)試模型的建立方法，并基于此方法，構(gòu)建了數(shù)字電路便攜式自動(dòng)測(cè)試系統(tǒng)，實(shí)現(xiàn)了對(duì)新型雷達(dá)數(shù)字電路的高速、準(zhǔn)確的測(cè)試。系統(tǒng)具有硬件設(shè)備小巧、便攜，性能穩(wěn)定、可靠，故障隔離率高等優(yōu)點(diǎn)，適合于戰(zhàn)地級(jí)實(shí)時(shí)維修保障，是大型在線測(cè)試、功能測(cè)試平臺(tái)的有效補(bǔ)充，較好的解決了測(cè)試設(shè)備受制于人及戰(zhàn)時(shí)應(yīng)急搶修等問(wèn)題。

自動(dòng)測(cè)試系統(tǒng)實(shí)現(xiàn)

“MERGE（組合）”測(cè)試模型的建立

IEEE 1149.1標(biāo)準(zhǔn)明確的規(guī)范了邊界掃描構(gòu)建原理及相應(yīng)的測(cè)試方法。在故障診斷過(guò)程中，可利用VLSI芯片自帶的邊界掃描結(jié)構(gòu)及相關(guān)測(cè)試指令［2］，有效的實(shí)現(xiàn)對(duì)VLSI芯片引腳固定型、開(kāi)路、橋接等故障類型的檢測(cè)。但待測(cè)試的數(shù)字電路模塊通常包括邊界掃描器件和非邊界掃描器件，本文提出的MERGE測(cè)試模型可通過(guò)已有的邊界掃描結(jié)構(gòu)實(shí)現(xiàn)對(duì)非邊界掃描芯片的測(cè)試，能夠拓展邊界掃描的測(cè)試范圍，提高TPS的故障覆蓋率。

基于邊界掃描測(cè)試技術(shù)的基本原理，構(gòu)建測(cè)試系統(tǒng)過(guò)程中創(chuàng)造性的提出了“MERGE”結(jié)構(gòu)測(cè)試模型，基本思想如圖 1所示。

圖 1邊界掃描MERGE測(cè)試示意圖

其中，B部分為待測(cè)數(shù)字電路BUT，A部分為獨(dú)立于BUT外的邊界掃描擴(kuò)展卡，該擴(kuò)展卡可看作是一塊符合IEEE 1149.1邊界掃描設(shè)計(jì)規(guī)范的數(shù)字電路。首先，集中將一個(gè)完整的數(shù)字電路BUT分為如下幾個(gè)部分：非邊界掃描芯片簇（U1），邊界掃描芯片簇（U2），混合芯片簇（U3）。在這里“簇”的概念即將多個(gè)器件統(tǒng)稱為一個(gè)“簇”，簇的范圍可以根據(jù)具體電路規(guī)模來(lái)進(jìn)行劃分，可以小到單獨(dú)的一個(gè)IC或 UUT（Unit Under Test），也可大到一個(gè)完整的BUT（Board Under Test）。

（1） MERGE非邊界掃描芯片簇（U1）：非邊界掃描芯片是整個(gè)BUT網(wǎng)絡(luò)中一個(gè)有序的子集，是具有特定功能的電路。在MERGE理念中，通過(guò)對(duì)非邊界掃描芯片簇建立單獨(dú)的功能模型，將其作為邊界掃描芯片間的一個(gè)中間級(jí)信號(hào)傳輸模型，MERGE到邊界掃描鏈路，結(jié)合EXTEST邊界掃描指令，通過(guò) Capture IR--》Shift IR--》Update IR--》Capture DR--》shift DR--》Update DR等相應(yīng)操作，達(dá)到通過(guò)邊界掃描鏈路實(shí)現(xiàn)對(duì)非邊界掃描簇測(cè)試的目的。

（2） MERGE混合芯片簇（U3）：混合芯片簇指既含有非邊界掃描芯片，又含有邊界掃描芯片的混合電路（還可以含有一些中間級(jí)的模擬電路）。MERGE的思路與（1）類似，模型的驗(yàn)證可通過(guò)將一組確定的測(cè)試矢量集APPLY至MI（Model Input），經(jīng)過(guò)確定的時(shí)間延遲，通過(guò)在MO（Model Output）將采集（sample）到的響應(yīng)信號(hào)與寄存器中存貯的期望值相比較的方法實(shí)現(xiàn)測(cè)試。

（3） MERGE BSEC（Boundary Scan External Card），通過(guò)BSEC實(shí)現(xiàn)對(duì)BUT邊緣電路中非邊界掃描芯片簇或不含邊界掃描芯片的BUT進(jìn)行邊界掃描測(cè)試。測(cè)試時(shí)，將待測(cè)BUT作為非邊界掃描簇或混合邊界掃描簇，而將BSEC當(dāng)作邊界掃描芯片簇，通過(guò)MERGE方法，將BUT、接口電路、邊界掃描擴(kuò)展卡電路虛擬成為一個(gè)含邊界掃描芯片的BUT，具體實(shí)現(xiàn)與（1）、（2）類似。

測(cè)試系統(tǒng)硬件設(shè)計(jì)

為了減輕系統(tǒng)整機(jī)的重量，便于運(yùn)輸及攜帶，本測(cè)試系統(tǒng)前端設(shè)備采用筆記本計(jì)算機(jī)作為主體來(lái)完成系統(tǒng)功能的實(shí)現(xiàn)和人機(jī)界面的交互［3］，同時(shí)內(nèi)配 GPIB-USB模塊、JTAG-Control-PCI-USB控制器，分別控制可編程電源（Agilent 6600）及BS Interface Pod模塊。整個(gè)硬件設(shè)計(jì)的核心為BSEC（邊界掃描擴(kuò)展卡）、JTAG-Control-PCI-USB控制器及BS Interface Pod模塊。其系統(tǒng)硬件框圖如圖 2所示。

圖 2系統(tǒng)硬件設(shè)計(jì)框圖

BSEC（邊界掃描擴(kuò)展卡）