AD9854概述

　　AD9854數(shù)字合成器是高集成度的器件，它采用先進(jìn)的DDS技術(shù)，片內(nèi)整合了兩路高速、高性能正交D/A轉(zhuǎn)換器通過數(shù)字化編程可以輸出I、Q兩路合成信號。在高穩(wěn)定度時鐘的驅(qū)動下，AD9854將產(chǎn)生一高穩(wěn)定的頻率、相位、幅度可編程的正弦和余弦信號，作為本振用于通信，雷達(dá)等方面。AD9854的DDS核具有48位的頻率分辨率（在300M系統(tǒng)時鐘下，頻率分辨率可達(dá)1uHZ）。輸出17位相位截斷保證了良好的無雜散動態(tài)范圍指標(biāo)。AD9854允許輸出的信號頻率高達(dá)150MHZ，而數(shù)字調(diào)制輸出頻率可達(dá)100MHZ。通過內(nèi)部高速比較器正弦波轉(zhuǎn)換為方波輸出，可用作方便的時鐘發(fā)生器。

　　AD9854特征

　　·300M內(nèi)部時鐘頻率

　　·可進(jìn)行頻移鍵控（FSK），二元相移鍵控（BPSK），相移鍵控（PSK），脈沖調(diào)頻（CHIRP），振幅調(diào)制（AM）操作

　　·正交的雙通道12位D/A轉(zhuǎn)換器

　　·超高速比較器，3皮秒有效抖動偏差

　　·外部動態(tài)特性：

　　80 dB無雜散動態(tài)范圍（SFDR）@ 100 MHz （±1 MHz） AOUT

　　·4倍到20倍可編程基準(zhǔn)時鐘乘法器

　　·兩個48位可編程頻率寄存器

　　·兩個14位可編程相位補(bǔ)償寄存器

　　·12位振幅調(diào)制和可編程的通斷整形鍵控功能

　　·單引腳FSK和BPSK數(shù)據(jù)輸入接口

　　·PSK功能可由I/O接口實現(xiàn)

　　·具有線性和非線性的脈沖調(diào)頻（FM CHIRP）功能，帶有引腳可控暫停功能

　　·具有過渡FSK功能

　　·在時鐘發(fā)生器模式下，有小于25 ps RMS抖動偏差

　　·可自動進(jìn)行雙向頻率掃描

　　·能夠?qū)π盘栠M(jìn)行sin（x）/x校正

　　·簡易的控制接口：

　　可配置為10MHZ串行接口，2線或3線SPI兼容接口或100MHZ 8位并行可編程接口

　　·3.3V單電源供電

　　·具有多路低功耗功能

　　·單輸入或差分輸入時鐘

　　·小型80腳LQFP 封裝

　　ad9854內(nèi)部結(jié)構(gòu)框圖

　　AD9854的結(jié)構(gòu)與功能

　　AD9854采用3.3V單電源供電，允許電源誤差為+5%，最大功耗4.06W。由于整體功耗很大，器件內(nèi)部控制寄存器設(shè)置了可以關(guān)斷比較器、QDAC、數(shù)字部分、PLL、反辛格濾波器等模塊的關(guān)斷位，用戶可以將未使用的模塊關(guān)閉，需要時再打開，減小芯片功耗和發(fā)熱。AD9854的控制接口采用節(jié)省I/O口的2線或3線SPI協(xié)議串行接口和100MHz高速并行接口。AD9854片上重要模塊介紹如下：

　?。?）DDS核

　　AD9854中的新型高速DDS核提供了48位頻率分辨率，在系統(tǒng)時鐘300MHz的情況下仍能夠精確到1，保持17位即可確保該芯片具有優(yōu)秀的無雜散動態(tài)范圍（SFDR），100MHz（）輸出下SFDR達(dá)到80dB。

　　根據(jù)奈奎斯特采樣定理，在300MHz系統(tǒng)時鐘下，AD9854理論上最高可以輸出150MHz的信號，在實際應(yīng)用中，輸出信號達(dá)到150MHz時，信號質(zhì)量很差，幅度衰減非常大，實際可用最高頻率大概在130MHz左右。AD9854的輸出信號數(shù)字調(diào)諧頻率可以達(dá)到每秒1億次。

　?。?）雙路正交DAC

　　AD9854內(nèi)部有兩路DAC——IDAC和QDAC。兩路DAC的滿量程輸出幅度由第56引腳的電阻——中電流決定，最大不超過20mA，當(dāng)設(shè)置滿量程電流在20mA時可獲得最佳SFDR性能的電流由下式?jīng)Q定：

　　式中，為輸出滿量程電流。在輸出高頻信號時，總諧波失真變得明顯，雙路DAC的滿量程電流更應(yīng)合理設(shè)置以獲得最佳SFDR。兩路DAC都可以由程序設(shè)定是否經(jīng)過反辛格濾波器。

　　IDAC內(nèi)部固定于正弦表連接，QDAC可配置為與內(nèi)部余弦表連接或獨立出來，作為一個單獨的高速電流DAC使用，此時QDAC的輸出幅度由用戶寫入的12位二進(jìn)制補(bǔ)碼決定。當(dāng)QDAC不用時可以關(guān)斷以降低功耗。

　　（3）反辛格濾波器（反sinc濾波器）

　　DDS是靠高速DAC將模擬正弦信號量化輸出的過程，輸出信號是由一個一個小臺階構(gòu)成的。這時信號的頻譜為sinc包絡(luò)，由于DAC的零階保持效應(yīng)，輸出信號的頻譜為sinc包絡(luò)與脈沖流經(jīng)過付里葉變換的乘積，所以輸出頻譜會有遵從sine響應(yīng)的固有的畸變。反辛格濾波器的頻譜響應(yīng)為反sinc包絡(luò)，數(shù)據(jù)經(jīng)過該濾波器就可以校正sinc包絡(luò)形的畸變。反辛格濾波器使得寬帶信號在低頻和高頻使得幅度變化不會太大，如QPSK信號。反辛格濾波器能起到穩(wěn)定幅度的作用，但功耗很大，在300MHz頻率下達(dá)到400mA以上，且會帶來插入損耗。

　?。?）時鐘倍頻器

　　AD9854的參考時鐘為300MHz，在最大時鐘頻率下頁能夠精確到1。但是這是基于所提供的時鐘源為高精度時鐘源，如何提供這一高精度、高頻參時鐘是一個不得不解決的問題。

　　有廠商生產(chǎn)這樣的振蕩器，但性價比太低，一個300MHz的高精度振蕩器不比AD9854便宜。而且300MHz的振蕩信號還很容易耦合到其他電路中，干擾有用信號。為此，AD9854內(nèi)設(shè)了一個4-20倍可編程時鐘倍頻器，用戶可以外接一個高精度、低頻的時鐘源，然后經(jīng)內(nèi)部倍頻后再共給DDS核使用。需要指出的是，AD9854提供兩種時鐘輸入方式——單端輸入和雙端輸入。建議用戶將單端時鐘經(jīng)用變壓器或時鐘芯片（如MC100LVEL16）把單端時鐘轉(zhuǎn)換為差分信號再輸入到DDS芯片，這樣能獲得更好的性能。

　?。?）調(diào)幅模塊

　　AD9854在內(nèi)部還集成了調(diào)幅模塊，可以通過程序設(shè)定DAC輸出最大幅度?？梢酝ㄟ^高速控制器，如FPGA、DSP對信號進(jìn)行調(diào)幅操作，同時可以用此功能軟件穩(wěn)幅。

　?。?）比較器

　　AD9854的片上比較器具有300MHz切換速率、3ps均方根抖動，輸出可以用作其他電路的高精度時鐘源。