本文介時(shí)鐘頻率概念及其對(duì)系統(tǒng)性能的影響，并在電路板級(jí)、芯片級(jí)和單元模塊級(jí)分別提供了減小相位噪聲和抖動(dòng)的有效方法。
2012-03-10 09:55:23
4544 
Analog Devices, Inc.(ADI)，最近發(fā)布了一款提供領(lǐng)先相位噪聲性能的PLL頻率合成器ADF4153A。
2012-11-01 09:09:201497 。當(dāng)比較結(jié)果處于穩(wěn)態(tài)，即輸出頻率和相位與誤差檢測(cè)器的輸入頻率和相位匹配時(shí)，我們說(shuō)PLL被鎖定。就本文而言，我們僅考慮ADI ADF4xxx系列PLL所實(shí)現(xiàn)的經(jīng)典數(shù)字PLL架構(gòu)。 該電路的第一個(gè)基本元件是鑒頻鑒相器(PFD)。PFD將輸入到REFIN的頻率和相位與反饋到RFIN的頻率和相位進(jìn)
2021-03-02 16:34:023806 
已經(jīng)有段時(shí)間了。但是，在要求快速切換速度、低相位噪聲或低雜散信號(hào)電平的場(chǎng)合，有必要使用更為復(fù)雜的架構(gòu)。通過(guò)正確的設(shè)計(jì)方法，結(jié)合使用現(xiàn)代低成本高集成度的PLL和直接數(shù)字合成器(DDS)集成電路(IC)可以極大地促進(jìn)高性能架構(gòu)的實(shí)現(xiàn)。
2022-10-14 10:30:362025 本篇文章是關(guān)于相位鎖定環(huán)(PLL)頻率合成器的設(shè)計(jì)和分析，重點(diǎn)討論了相位噪聲和頻率噪聲的測(cè)量、建模和仿真方法。文章以設(shè)計(jì)一個(gè)假想的PLL頻率合成器為例，詳細(xì)介紹了設(shè)計(jì)過(guò)程和步驟。從規(guī)格選擇、電路配置
2023-10-26 15:30:51483 
相位噪聲轉(zhuǎn)換到抖動(dòng)的基本思想就是對(duì)相位噪聲曲線進(jìn)行積分。
2023-10-30 16:06:011025 
)如何影響PLL相位噪聲的示例。例如，文獻(xiàn)中對(duì)ADP3334和ADP150 LDO為ADF4350供電時(shí)的性能進(jìn)行了比較。ADP3334調(diào)節(jié)器的集成均方根噪聲為27 μV（40多年來(lái)，從10 Hz至100
2018-12-21 09:05:27
測(cè)量抖動(dòng)性能的設(shè)備內(nèi)，這種機(jī)理也表現(xiàn)得很明顯。 時(shí)鐘性能測(cè)量 工程師常常會(huì)評(píng)估無(wú)意義的實(shí)驗(yàn)室結(jié)果；而時(shí)鐘性能測(cè)量的問(wèn)題尤其嚴(yán)重。例如，你可使用示波器和相位噪聲分析儀（PNA）測(cè)量隨機(jī)抖動(dòng)。不過(guò)，結(jié)果
2018-09-19 11:47:50
、相位噪聲的意義 頻率源的相位噪聲是一項(xiàng)非常重要的性能指標(biāo)，它對(duì)電子設(shè)備和電子系統(tǒng)的性能影響 很大，從頻域看它分布在載波信號(hào)兩旁按冪律譜分布。用這種信號(hào)不論做發(fā)射激勵(lì)信 號(hào)，還是接收機(jī)本振信號(hào)以及各種頻率
2017-10-09 10:44:20
我正在使用E5052B信號(hào)源分析儀來(lái)獲取相位噪聲數(shù)據(jù)，載波頻率為20.460802MHz，頻率范圍為1Hz至5MHz。我試圖將導(dǎo)出為.csv文件的相位噪聲數(shù)據(jù)轉(zhuǎn)換為RMS抖動(dòng)（弧度），但是我在整個(gè)
2018-10-10 17:50:29
新興的PLL + VCO （集成電壓控制振蕩器的鎖相環(huán)）技術(shù)能夠針對(duì)蜂窩/4G、微波無(wú)線電防務(wù)等應(yīng)用快速開發(fā)低相位噪聲頻率合成器，ADI集成頻綜產(chǎn)品的頻率覆蓋為25 MHz到13.6 GHz。
2019-08-01 07:23:09
~156.25MHz范圍的低抖動(dòng)時(shí)鐘源。在理想的供電條件下，小數(shù)分頻PLL可在1 0kHz~20MHz頻段內(nèi)提供低于lps RMS的抖動(dòng)性能。相反，在有電源噪聲的環(huán)境中，振蕩器很難滿足其數(shù)據(jù)手冊(cè)中標(biāo)明的相位抖動(dòng)參數(shù)
2018-09-26 14:33:58
`這些高性能系統(tǒng)中的系統(tǒng)設(shè)計(jì)人員將選擇超低相位噪聲振蕩器，并且從噪聲角度來(lái)講，信號(hào)鏈的目標(biāo)就是使振蕩器相位噪聲曲線的惡化最小。這就要求對(duì)信號(hào)鏈上的各種元器件做殘余或加性的相位噪聲測(cè)量?！ ∽罱l(fā)布
2019-03-19 22:09:54
和高相位檢測(cè)器頻率可實(shí)現(xiàn)非常低的帶內(nèi)噪聲和集成抖動(dòng)。高速 N 分頻器沒(méi)有預(yù)分頻器，從而顯著減少了雜散的振幅和數(shù)量。還有一個(gè)可減輕整數(shù)邊界雜散的可編程輸入乘法器。LMX2594 允許用戶同步多個(gè)器件
2021-03-24 15:59:47
”架構(gòu)，其輸出頻率是鑒相器頻率的整數(shù)倍。為提供較小的頻率步進(jìn)，整數(shù)倍增因子必須非常大。大量本振相位噪聲源于參考路徑，并被PLL頻率倍增因子所放大，這將導(dǎo)致PLL輸出端產(chǎn)生很高的帶內(nèi)噪聲。小數(shù)N分頻
2018-08-21 09:21:18
，REFIN的高相位噪聲（圖6）由低通濾波器濾除。由PLL的參考和PFD電路貢獻(xiàn)的所有帶內(nèi)噪聲都被低通濾波器濾除，只在環(huán)路帶寬外（圖8）留下低得多的VCXO噪聲（圖7）。當(dāng)輸出頻率等于輸入頻率時(shí)，PLL配置最簡(jiǎn)單。這種PLL稱為時(shí)鐘凈化PLL。對(duì)于此類時(shí)鐘凈化應(yīng)用，建議使用窄帶寬(
2019-10-02 08:30:00
。圖2中有一個(gè)在頻域中工作的負(fù)反饋控制環(huán)路。當(dāng)比較結(jié)果處于穩(wěn)態(tài)，即輸出頻率和相位與誤差檢測(cè)器的輸入頻率和相位匹配時(shí)，我們說(shuō)PLL被鎖定。就本文而言，我們僅考慮ADI公司ADF4xxx系列PLL所實(shí)現(xiàn)
2019-01-28 16:02:54
特征?單個(gè)3.3V電源?高性能時(shí)鐘發(fā)生器，包括集成頻率合成器的晶體振蕩器電路?低輸出抖動(dòng)，低至380 fs（rms集成在10 kHz–20 MHz之間）?高頻下的低相位噪聲；在708 MHz時(shí)，在
2020-09-10 17:45:08
一、什么是相位噪聲？ 相位噪聲表示在波形的頻域中，由相位（頻率）的快速，短期，隨機(jī)波動(dòng)組成。這是由時(shí)域不穩(wěn)定性（抖動(dòng)）引起的?！ 〈_保不要將相位噪聲與抖動(dòng)混淆。抖動(dòng) 是一種描述晶振在時(shí)域
2021-03-15 14:13:57
ADIsimPLL中建模。從所示的ADIsimPLL曲線中可以看出，REFIN的高相位噪聲（圖6）由低通濾波器濾除。由PLL的參考和PFD電路貢獻(xiàn)的所有帶內(nèi)噪聲都被低通濾波器濾除，只在環(huán)路帶寬外（圖8）留下
2018-10-25 10:25:31
。相位噪聲通常定義為一個(gè)振蕩器在某一偏移頻率fm處1Hz寬帶內(nèi)的單邊信號(hào)功率和信號(hào)的總功率比值，單位是dBc/Hz.通常表示為dBc/Hz@fm。相位噪聲的形成因素主要三方面：· A區(qū)主要是晶體Q值來(lái)
2020-06-10 17:38:08
變化的敏感; A型我電荷泵的PLL頻率合成器是在這項(xiàng)工作中提出。閉環(huán)系統(tǒng)的穩(wěn)定是實(shí)現(xiàn)使用一個(gè)離散時(shí)間環(huán)路濾波器。 I型系統(tǒng)架構(gòu)導(dǎo)致開關(guān)速度快。離散時(shí)間環(huán)路濾波器的相位/頻率檢測(cè)器和VCO調(diào)諧節(jié)點(diǎn)之間的隔離。因此性能可以達(dá)到一個(gè)良好的刺激。PLL博士論文_全集成頻率綜合器[hide][/hide]
2011-12-15 11:17:56
十分重要。
相位噪聲
相位噪聲（Phase Noise）是抖動(dòng)在測(cè)量?jī)x器上的表現(xiàn)，通常定義為一個(gè)振蕩器在某一偏移頻率fm處1Hz寬帶內(nèi)的單邊信號(hào)功率和信號(hào)總功率比值，單位是dBc/Hz，通常表示為
2023-12-14 09:19:08
DC1795A，用于LTC6950的演示板，具有時(shí)鐘分配的1.4GHz低相位噪聲，低抖動(dòng)PLL。演示電路1795A采用具有時(shí)鐘分配的LTC6950,1.4 GHz低相位噪聲，低抖動(dòng)PLL。為了便于
2019-02-25 09:55:24
時(shí)鐘頻率的不斷提高使相位噪聲和抖動(dòng)在系統(tǒng)時(shí)序上占據(jù)日益重要的位置。本文介其概念及其對(duì)系統(tǒng)性能的影響，并在電路板級(jí)、芯片級(jí)和單元模塊級(jí)分別提供了減小相位噪聲和抖動(dòng)的有效方法。
2019-06-05 07:13:30
隨著數(shù)據(jù)轉(zhuǎn)換器的速度和分辨率不斷提升，對(duì)具有更低相位噪 聲的更高頻率采樣時(shí)鐘源的需求也在不斷增長(zhǎng)。時(shí)鐘輸入面臨 的積分相位噪聲（抖動(dòng)）是設(shè)計(jì)師在設(shè)計(jì)蜂窩基站、軍用雷達(dá) 系統(tǒng)和要求高速和高性能時(shí)鐘信號(hào)
2019-10-31 08:00:00
于相位噪聲、鎖定時(shí)間或雜散卻并非如此。表1給出了環(huán)路帶寬對(duì)這些性能指標(biāo)的影響的大致參考。 性能指標(biāo)最優(yōu)帶寬備注抖動(dòng)BWJIT最優(yōu)值一般為BWJIT。在低集成限制更高的一些情況下，有時(shí)較窄的環(huán)路帶寬實(shí)際上效果更好。鎖定時(shí)間無(wú)限VCO鎖定時(shí)間隨著環(huán)路帶寬的增加而提高，但有時(shí)會(huì)受到VCO校準(zhǔn)時(shí)間…
2022-11-16 07:56:45
本文針對(duì)全方位的信號(hào)路徑系統(tǒng)中的高速全差分運(yùn)放及高頻寬14位模擬/數(shù)字轉(zhuǎn)換器的隨機(jī)及固定時(shí)鐘抖動(dòng)，具體分析、研究了超低噪聲兼時(shí)鐘抖動(dòng)濾除技術(shù)。研究選用雙級(jí)聯(lián)PLLatinum架構(gòu)，配置高性能壓控振蕩器(VCXO)，很好地實(shí)現(xiàn)了降噪和時(shí)鐘抖動(dòng)濾除的作用。
2019-07-05 07:47:46
的時(shí)鐘源。隨著集成電路加工中功能器件的尺寸縮小，器件電源電壓也呈下降趨勢(shì)，包括PLL和其它混合信號(hào)功能所用的電源。然而，PLL的關(guān)鍵元件——“壓控振蕩器”(VCO)的實(shí)用技術(shù)要求并未隨之大幅降低。許多高性能
2019-06-26 06:39:37
概述：LTC6945是一款高性能、低噪聲、6GHz 鎖相環(huán) (PLL)，包括一個(gè)基準(zhǔn)分頻器、具鎖相指示器的相位-頻率檢測(cè)器 (PFD)、充電泵、整數(shù)反饋分頻器和 VCO 輸出分頻器。
2021-04-09 06:34:49
什么是抖動(dòng)和相位噪聲？如何區(qū)分抖動(dòng)和相位噪聲？
2021-03-11 07:03:13
的方法。請(qǐng)注意環(huán)路帶寬上方總相位噪聲與VCO的跟蹤調(diào)諧以及環(huán)路帶寬下方總相位噪聲與PLL的跟蹤調(diào)諧。
圖2：LMX2592預(yù)估相位噪聲曲線圖（帶100-MHz相位檢測(cè)器頻率的6-GHz輸出），借助
2018-08-31 09:46:39
頻率為250MHz時(shí)，壓控增益線性區(qū)頻率覆蓋范圍是60～480MHz，在偏離中心頻率600 kHz處的相位噪聲為-108 dBc／Hz，較文獻(xiàn)中傳統(tǒng)的反相器延遲單元的環(huán)形VCO性能有明顯的改善。說(shuō)明
2021-02-25 07:39:43
、相位噪聲、抖動(dòng)、鎖定時(shí)間和其他表示頻率合成電路總體性能的特性。轉(zhuǎn)換環(huán)路是基于PLL概念的另一類頻率合成器，但采用不同的方法實(shí)現(xiàn)。如圖1b所示，其反饋環(huán)路中使用的是集成下變頻混頻級(jí)，而不是N分頻器，環(huán)路
2022-03-14 16:17:39
非常有用。VPOS_PLL 具有最差電源抑制性能，因此，是最靈敏的電源節(jié)點(diǎn)。該電源引腳驅(qū)動(dòng)PLL 電路，包括參考輸入頻率、相位頻率檢測(cè)器和電荷泵。這些靈敏的功能模塊決定著LO 信號(hào)的精度和相位性能，因此
2019-10-17 09:06:34
高信噪比=低ADC孔徑抖動(dòng)嗎？在設(shè)計(jì)中，為了避免降低ADC的性能，工程師一般會(huì)采用抖動(dòng)極低的采樣時(shí)鐘。然而，用于產(chǎn)生采樣時(shí)鐘的振蕩器常常用相位噪聲而非時(shí)間抖動(dòng)來(lái)描述特性。那么，有木有方法將振蕩器相位噪聲轉(zhuǎn)換為時(shí)間抖動(dòng)呢？
2019-08-13 06:27:54
MHz這個(gè)頻帶范圍內(nèi)，某振蕩器的相位噪聲情況。圖中，L(f)以功率譜密度函數(shù)的形式給出了邊帶噪聲的分布，單位為dBc。中心頻率的功率并不重要，因?yàn)?b class="flag-6" style="color: red">抖動(dòng)只反映了相位噪聲(即調(diào)制)與“純”中心頻率處
2009-10-13 17:23:19
在本文中，我們將討論抖動(dòng)傳遞及其性能，以及相位噪聲測(cè)量技術(shù)的局限性。 時(shí)鐘抖動(dòng)和邊沿速率 圖1顯示了由一個(gè)通用公式表述的三種波形。該公式包括相位噪聲項(xiàng)“φ(t)”和幅度噪聲項(xiàng)“λ(t)。對(duì)評(píng)估的三個(gè)
2022-11-23 07:59:49
系統(tǒng)設(shè)計(jì)師通常側(cè)重于為應(yīng)用選擇最合適的數(shù)據(jù)轉(zhuǎn)換器，在向數(shù)據(jù)轉(zhuǎn)換器提供輸入的時(shí)鐘發(fā)生器件的選擇上往往少有考慮。然而，如果不慎重考慮時(shí)鐘發(fā)生器的相位噪聲和抖動(dòng)性能，數(shù)據(jù)轉(zhuǎn)換器動(dòng)態(tài)范圍和線性度性能可能受到嚴(yán)重的影響。
2019-07-30 07:57:42
易失性存儲(chǔ)器并控制 PLL。因此，通過(guò)板載 MCU-IC 組合可以實(shí)現(xiàn)系統(tǒng)時(shí)鐘頻率的動(dòng)態(tài)更新。開發(fā)人員可以使用可編程微控制器，為高性能時(shí)鐘 IC 提供控制邏輯。這可以減少對(duì)板載 IC 和走線數(shù)量的需求
2018-08-27 09:46:58
本期我將討論在測(cè)量較低時(shí)鐘頻率的相位噪聲和相位抖動(dòng)時(shí)出現(xiàn)的一個(gè)非常常見(jiàn)的問(wèn)題。在所有條件相同的情況下，我們通常期望分頻的低頻時(shí)鐘產(chǎn)生比高頻時(shí)鐘更低的相位噪聲。在數(shù)量上，你可能會(huì)記得這是20log（N
2021-06-24 07:30:00
高性能SiGe PLL與低相位噪聲GaAs VCO配對(duì)，用于微波無(wú)線電
2019-09-26 11:03:44
PLL，5 kHz偏移的帶內(nèi)噪聲（根據(jù)ADIsimPLL計(jì)算）為-95 dBc / Hz。RFMD VCO 915-191U檢測(cè)適合應(yīng)用的VCO，5 kHz偏移時(shí)的開環(huán)VCO相位噪聲為-101 dBc
2018-10-26 11:48:38
詳細(xì)介紹了具有外部VCO的完整12GHz，超低相位噪聲分?jǐn)?shù)N鎖相環(huán)（PLL）的設(shè)計(jì)。它由高性能小數(shù)N分頻PLL（MAX2880），基于運(yùn)算放大器的有源環(huán)路濾波器（MAX9632）和12GHz VCO
2018-12-10 09:50:52
)可以極大地促進(jìn)高性能架構(gòu)的實(shí)現(xiàn)。大部分高頻系統(tǒng)都使用傳統(tǒng)的基于整數(shù)分頻器的設(shè)計(jì)(圖1)或基于分?jǐn)?shù)N分頻器的設(shè)計(jì)。不管是使用哪種設(shè)計(jì)，聯(lián)合使用單個(gè)通用頻率合成器IC和一個(gè)外部壓控振蕩器(VCO)通常都可以
2019-07-08 06:10:06
的范圍在100fs至300fs之間。這個(gè)12kHz-20MHz的標(biāo)準(zhǔn)相位噪聲集成范圍包括鎖相環(huán) (PLL) 頻帶內(nèi)和頻帶外 (VCO) 噪聲的影響?；鶞?zhǔn)時(shí)鐘發(fā)生器的相位噪聲性能需要在PLL環(huán)路帶寬內(nèi)
2018-09-05 16:07:30
而言是最優(yōu)的，但對(duì)于相位噪聲、鎖定時(shí)間或雜散卻并非如此。表1給出了環(huán)路帶寬對(duì)這些性能指標(biāo)的影響的大致參考。 性能指標(biāo)最優(yōu)帶寬備注抖動(dòng)BWJIT最優(yōu)值一般為BWJIT。在低集成限制更高的一些情況下，有時(shí)
2018-08-29 16:02:55
概述：LTC6946是一款全集成型 VCO 的高性能、低噪聲、6.39GHz 鎖相環(huán) (PLL)，它包括一個(gè)基準(zhǔn)分頻器、具鎖相指示器的相位-頻率檢測(cè)器 (PFD)、超低噪聲充電泵、整數(shù)反饋分頻器和 VCO 輸出...
2021-04-13 06:31:10
頻率檢測(cè)器 (PFD) 頻率的優(yōu)點(diǎn)，可實(shí)現(xiàn)超低帶內(nèi)噪聲和集成的抖動(dòng)。ADF4377 的基本 VCO 和輸出分頻器可產(chǎn)生 800 MHz 至 12.8 GHz 的頻率
2023-02-10 14:18:47
摘要：本文提出了一種對(duì)銷相環(huán)頻率合成器（PLL-FS）行為級(jí)建模后仿真，進(jìn)行噪聲和抖動(dòng)性能分析的方法。新方法借鑒了最新的理論成果，結(jié)合工程實(shí)踐，處于Top－Down 設(shè)計(jì)流
2009-12-14 11:32:35
9 PLL頻率合成器的噪聲基底測(cè)量
在無(wú)線應(yīng)用中，相位噪聲是頻率合成器的關(guān)鍵性能參數(shù)。像PHS、GSM和IS-54等相位調(diào)制蜂窩系統(tǒng)的RF系統(tǒng)設(shè)計(jì)均需要低噪聲本地振蕩(L
2010-04-07 15:25:2122 （MxFE）時(shí)鐘 應(yīng)用。高性能PLL具有?239 dBc/Hz：歸一化 帶內(nèi)相位噪聲本底，超低1/f噪聲，高 可實(shí)現(xiàn)超低的相位/頻率檢測(cè)器（PFD）頻率 帶內(nèi)噪聲和集成抖
2024-01-04 19:31:37
1/f噪聲和高相位頻率檢測(cè)器（PFD）頻率，可以實(shí)現(xiàn)超低的帶內(nèi)噪聲和集成抖動(dòng)。ADF4377的基本VCO和輸出分頻器產(chǎn)生的頻率從800 MHz到12.8 GHz。
2024-02-26 09:29:37
鎖相環(huán)（PLL）和相移鍵控（PSK）系統(tǒng)的相位噪聲振蕩器的相位噪聲有可能導(dǎo)致相位變換的錯(cuò)誤檢測(cè)，即在用相位鍵控法進(jìn)行數(shù)字調(diào)制時(shí)產(chǎn)生誤碼。例如，
2008-11-24 12:40:591796 
摘要：這是一篇關(guān)于時(shí)鐘(CLK)信號(hào)質(zhì)量的應(yīng)用筆記，介紹如何測(cè)量抖動(dòng)和相位噪聲，包括周期抖動(dòng)、逐周期抖動(dòng)和累加抖動(dòng)。本文還描述了周期抖動(dòng)和相位噪聲譜之間的關(guān)系，并介紹
2009-04-22 10:16:503736 
評(píng)估低抖動(dòng)PLL時(shí)鐘發(fā)生器的電源噪聲抑制性能
本文介紹了電源噪聲對(duì)基于PLL的時(shí)鐘發(fā)生器的干擾，并討論了幾種用于評(píng)估確定性抖動(dòng)(DJ)的技術(shù)方案。推導(dǎo)出的關(guān)系式提
2009-09-18 08:46:321461 
相位噪聲和抖動(dòng)的概念及其估算方法
時(shí)鐘頻率的不斷提高使相位噪聲和抖動(dòng)在系統(tǒng)時(shí)序上占據(jù)日益重要的位置。本文介其概念及其對(duì)系統(tǒng)性能的影
2009-12-27 13:30:212173 
模數(shù)和數(shù)模轉(zhuǎn)換器采樣時(shí)鐘內(nèi)的抖動(dòng)會(huì)對(duì)可實(shí)現(xiàn)的最大信噪比造成限制（參見(jiàn)參考文獻(xiàn)部分van de Plassche著《集成模數(shù)和數(shù)模轉(zhuǎn)換器》）。本應(yīng)用筆記闡述了相位噪聲和抖動(dòng)的定義，繪制
2011-11-24 14:31:5575 ADF4350/1系列是什么？ ADF4350和ADF4351由一系列產(chǎn)品組成，這些產(chǎn)品將高性能整數(shù)N分頻或小數(shù)N分頻PLL與超低相位噪聲VCO集成在一個(gè)小型LFCSP封裝中。 ADF4350/1均為頻率合成器(PLL+VCO)，集領(lǐng)先
2012-06-08 18:06:49185 采樣時(shí)鐘抖動(dòng)可對(duì)高性能ADCs信噪比性能的災(zāi)難。雖然信噪比和抖動(dòng)之間的關(guān)系是眾所周知的，但是大多數(shù)振蕩器都是根據(jù)相位噪聲來(lái)指定的。
2017-08-03 10:57:3313 該應(yīng)用報(bào)告提出了在TI儀器上的CDCE72010抖動(dòng)清理器和同步器PLL器件上獲取的相位噪聲數(shù)據(jù)。CDCE72010的相位噪聲性能取決于基準(zhǔn)時(shí)鐘、VCXO時(shí)鐘和CDCE72010本身的相位噪聲。該應(yīng)用報(bào)告顯示了幾個(gè)最流行的CDMA頻率的相位噪聲性能。此數(shù)據(jù)有助于用戶為特定應(yīng)用選擇正確的時(shí)鐘解決方案。
2018-05-15 10:58:537 合成器，整合了 PLL 內(nèi)核與一個(gè)業(yè)界領(lǐng)先的低相位噪聲 VCO。此外，PLLWizard 設(shè)計(jì)工具還可簡(jiǎn)化合成器的設(shè)計(jì)、準(zhǔn)確地對(duì)其性能進(jìn)行仿真、并使系統(tǒng)迅速啟動(dòng)和運(yùn)行。
LTC6945 和 LTC6946 頻率合成
2018-06-05 13:45:003207 
如果一個(gè)時(shí)鐘的載波頻率下降了N倍，那么我們預(yù)計(jì)相位噪聲會(huì)減少20log（N）。例如，每個(gè)除以因子2的除法應(yīng)該導(dǎo)致相位噪聲減少20log（2）或大約6dB。這里的主要假設(shè)是無(wú)噪聲的傳統(tǒng)數(shù)字分頻器。
2018-09-28 08:14:0010038 
在產(chǎn)生高頻，高線性度信號(hào)源時(shí)，低相位噪聲至關(guān)重要。相位噪聲是信號(hào)的不期望的變化或相位變化的量度。它在頻域中測(cè)量并且等于時(shí)域中的抖動(dòng)。使用PLL合成器時(shí)，總相位噪聲由各種電路模塊和元件的匯編組成，每個(gè)
2019-04-16 08:40:003411 
如果在給定的偏移頻率下有一個(gè)相位噪聲規(guī)范，那么應(yīng)該將VCO和參考相位噪聲信息提供給工具，例如ADIsimCLK，并使用它來(lái)優(yōu)化閉環(huán)帶寬實(shí)現(xiàn)預(yù)期目標(biāo)。該過(guò)程實(shí)質(zhì)上是調(diào)整閉環(huán)帶寬以折衷參考和VCO相位噪聲。
2019-04-10 10:32:466537 
本視頻對(duì)ADI公司的高性能RF PLL和PLL VCO進(jìn)行了簡(jiǎn)要介紹，展示我們?cè)?b class="flag-6" style="color: red">頻率范圍、帶寬、低相位噪音和低功率雜散方面的技術(shù)進(jìn)步，涵蓋所有市場(chǎng)和應(yīng)用領(lǐng)域。
2019-08-02 06:18:004763 通過(guò)演示簡(jiǎn)要介紹鎖相環(huán)(PLL)中可實(shí)現(xiàn)的領(lǐng)先相位噪聲和雜散性能。
2019-05-21 06:23:005321 LMX2594是一款高性能寬帶合成器，可在不使用內(nèi)部加倍器的情況下生成 10MHz 至 15GHz 范圍內(nèi)的任何頻率，因而無(wú)需使用分諧波濾波器。品質(zhì)因數(shù)為 -236dBc/Hz 的高性能 PLL 和高相位檢測(cè)器頻率可實(shí)現(xiàn)非常低的帶內(nèi)噪聲和集成抖動(dòng)。
2019-05-10 16:05:5914029 
通過(guò)分析ADRV9009收發(fā)器的測(cè)量結(jié)果，其噪聲性能結(jié)果卻決于所選架構(gòu)，不同架構(gòu)結(jié)果差異較大。使用內(nèi)部LO功能時(shí)，相位噪聲由IC內(nèi)部的鎖相環(huán)(PLL)和壓控振蕩器(VCO)決定。內(nèi)部LO
2021-01-04 16:23:373607 
ADF4196：低相位噪聲、快速建立、6 GHz PLL頻率合成器數(shù)據(jù)表
2021-04-23 17:13:011 ADF4193：低相位噪聲、快速建立PLL頻率合成器數(shù)據(jù)表
2021-04-27 21:07:313 （LO）或高速時(shí)鐘時(shí)，相位噪聲性能對(duì)滿足系統(tǒng)要求起到了重要作用。最初從數(shù)據(jù)表中推斷出該規(guī)格時(shí)似乎就像一個(gè)獨(dú)立的項(xiàng)目。下面我來(lái)講解一下如何通過(guò)讀取PLL的相位噪聲規(guī)格來(lái)對(duì)您的無(wú)線電或高速應(yīng)用可達(dá)到的性能
2021-11-24 15:40:062266 
每當(dāng)介紹相位噪聲測(cè)試方案時(shí)，都會(huì)提到時(shí)間抖動(dòng)，經(jīng)常提到二者都是表征信號(hào)短期頻率穩(wěn)定度的參數(shù)，而且是頻域和時(shí)域相對(duì)應(yīng)的參數(shù)。正如題目所示，相位噪聲與時(shí)間抖動(dòng)有著一定的關(guān)系，那么相噪是與哪種類型的抖動(dòng)相對(duì)應(yīng)，彼此之間又有著怎樣的數(shù)學(xué)關(guān)系，這些疑問(wèn)都將在文中找到答案。
2022-04-19 15:27:052450 時(shí)鐘抖動(dòng)使隨機(jī)抖動(dòng)和相位噪聲不再神秘
2022-11-07 08:07:294 在產(chǎn)生高頻、高線性度信號(hào)源時(shí)，低相位噪聲至關(guān)重要。相位噪聲是信號(hào)相位不希望的變化或變化的量度。它是在頻域中測(cè)量的，相當(dāng)于時(shí)域中的抖動(dòng)。使用PLL頻率合成器時(shí)，總相位噪聲由各種電路模塊和組件的匯編
2023-01-09 16:23:383613 
采用PLL的時(shí)鐘發(fā)生器廣泛用于網(wǎng)絡(luò)設(shè)備中，用于生成高精度和低抖動(dòng)參考時(shí)鐘或保持同步網(wǎng)絡(luò)操作。大多數(shù)時(shí)鐘振蕩器使用理想、干凈的電源給出其抖動(dòng)或相位噪聲規(guī)格。然而，在實(shí)際的系統(tǒng)環(huán)境中，電源可能會(huì)因板載開關(guān)電源或嘈雜的數(shù)字ASIC而受到干擾。為了在系統(tǒng)設(shè)計(jì)中實(shí)現(xiàn)最佳性能，了解這種干擾的影響非常重要。
2023-03-08 15:33:00896 
相位噪聲與時(shí)間抖動(dòng)貌似毫不相干，但卻是形影不離的，都是描述信號(hào)頻率穩(wěn)定性的參數(shù)，只是切入的角度不同。
2023-04-12 09:19:36859 相噪是與哪種類型的抖動(dòng)相對(duì)應(yīng)？如何理解相位噪聲與時(shí)間抖動(dòng)的關(guān)系？ 相位噪聲與時(shí)間抖動(dòng)是兩個(gè)在信號(hào)處理領(lǐng)域中經(jīng)常涉及的概念。在討論相位噪聲時(shí)，我們常常聽到相位噪聲和時(shí)間抖動(dòng)的聯(lián)系。因此，本文將探討相位
2023-10-20 15:08:11561 本應(yīng)用筆記詳細(xì)介紹了具有外部VCO的完整12GHz、超低相位噪聲小數(shù)N分頻鎖相環(huán)（PLL）的設(shè)計(jì)。它由高性能小數(shù)N分頻PLL （MAX2880）、基于運(yùn)算放大器的有源環(huán)路濾波器（MAX9632
2023-10-28 14:45:416895 為何測(cè)出的相位噪聲性能低于ADIsimPLL仿真預(yù)期值？ 相位鎖定環(huán)（PLL）是一種重要的電路，可用于在不同領(lǐng)域中應(yīng)用，如無(wú)線通信、數(shù)據(jù)傳輸、數(shù)字信號(hào)處理等。PLL將信號(hào)同步到參考時(shí)鐘的頻率和相位
2023-10-30 10:51:13168 相位噪聲和抖動(dòng)是對(duì)時(shí)鐘頻譜純度的兩種表述形式，一個(gè)是頻域一個(gè)是時(shí)域，從原理上來(lái)說(shuō)，它們是等效的。
2023-10-30 16:02:46687 
、電源管理等領(lǐng)域得到廣泛應(yīng)用。PLL可以實(shí)現(xiàn)鎖定輸入信號(hào)的相位或頻率，同時(shí)可以將輸出信號(hào)的頻率分頻或倍頻實(shí)現(xiàn)同步。但是，PLL的性能與相位噪聲直接相關(guān)，因此通過(guò)讀取PLL的相位噪聲規(guī)格可以對(duì)其性能進(jìn)行初步評(píng)估。 相位噪聲指的是輸出信號(hào)相位隨時(shí)間變化的不穩(wěn)
2023-10-31 10:33:23217 如何評(píng)估分布式PLL系統(tǒng)的相位噪聲？ 要評(píng)估分布式PLL系統(tǒng)的相位噪聲，我們需要先了解什么是PLL系統(tǒng)和相位噪聲。PLL（Phase Locked Loop）是一種電子電路，可以將輸入信號(hào)的相位鎖定
2023-11-06 10:26:29218 華昕 H-YF6 系列差分晶振是一款為滿足高性能時(shí)鐘信號(hào)需求而設(shè)計(jì)的產(chǎn)品。其低相位早上和低抖動(dòng)使其成為通訊信息、測(cè)量和GPS定位等領(lǐng)域的理想選擇
2023-11-15 16:41:49297 
，包括電路穩(wěn)定性不良、時(shí)鐘補(bǔ)償誤差、溫度變化、電磁干擾等。相位噪聲對(duì)信號(hào)有著廣泛的影響，包括降低信號(hào)的頻譜純度、引起功率泄露、產(chǎn)生頻率副瓣、導(dǎo)致系統(tǒng)誤碼率的提高等。 抖動(dòng)是指信號(hào)的周期性變化，通常表現(xiàn)為時(shí)間軸上信號(hào)
2024-01-29 13:54:34230 。本文將詳細(xì)介紹相位噪聲和時(shí)間抖動(dòng)的定義、關(guān)系和測(cè)試方法。 首先，我們來(lái)了解相位噪聲的概念。相位噪聲是指信號(hào)的相位隨時(shí)間變化的不穩(wěn)定性或擾動(dòng)性。在理想情況下，一個(gè)信號(hào)的頻率應(yīng)該是恒定的，但由于外部干擾或系統(tǒng)本
2024-01-31 09:29:00138 。LDO的設(shè)計(jì)和特性直接影響到PLL的性能，尤其是相位噪聲。在本文中，我們將深入探討LDO如何影響PLL的相位噪聲。 首先，我們需要了解PLL的基本結(jié)構(gòu)和工作原理。PLL由振蕩器、分頻器、鎖相環(huán)過(guò)濾器以及參考頻率源組成。其工作原理是通過(guò)反饋控制機(jī)制來(lái)將輸入信號(hào)
2024-01-31 16:43:11172 過(guò)零檢測(cè)器（Zero Crossing Detector，ZCD）是一種用于檢測(cè)信號(hào)波形過(guò)零點(diǎn)的電子設(shè)備。在許多應(yīng)用中，如同步、相位鎖定環(huán)路（PLL）和頻率檢測(cè)等，過(guò)零檢測(cè)器都發(fā)
2024-02-01 14:12:06295 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論