RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DDR跑不到速率,調(diào)整下PCB疊層就搞掂了?

edadoc ? 來源:高速先生成員--姜杰 ? 作者:高速先生成員--姜 ? 2023-06-02 15:37 ? 次閱讀

高速先生成員--姜杰

關(guān)于DDR的案例,高速先生已經(jīng)分享過很多期的文章了,有通過修改主控芯片的驅(qū)動(dòng)解決問題的,有通過修改PCB走線的拓?fù)鋪斫鉀Q問題的,也有通過調(diào)節(jié)端接電阻來解決問題的,相對(duì)于下面即將登場(chǎng)的解決方法而言,上述的方式都突然顯得很復(fù)雜了。不信?那我們一起往下看唄!

又是一個(gè)睡眼朦朧的下午,雷豹最近剛結(jié)束掉手上的所有項(xiàng)目,在公司美美的睡上一個(gè)午覺醒來后,正值百無聊賴之際,師傅Chris為了防止雷豹繼續(xù)“頹廢”,剛好手上接到了一個(gè)DDR的debug項(xiàng)目,因此毅然決然的分配給了雷豹,這突如其來的“鍋”讓雷豹瞬間驚醒。

這個(gè)DDR有問題的板子是我們?cè)O(shè)計(jì)的,但是并沒有進(jìn)入到仿真部門去做仿真,客戶的描述也非常的直擊問題點(diǎn),就是。。。DDR4跑不到額定的2400M的速率!

wKgaomR5nDWAerESAAA825jbuSA439.jpg

只想板子跑到額定2400M的速率,客戶這個(gè)要求一點(diǎn)也不過分,但是我們的設(shè)計(jì)工程師看了看之前的板子,也找不到太多的優(yōu)化方案。因?yàn)楸緛砭椭挥?拖2的2個(gè)DDR顆粒的拓?fù)洌碚f都比較好做,工程師在走線上也參考了之前內(nèi)部培訓(xùn)的設(shè)計(jì)方法,照道理不應(yīng)該出問題?。?/p> wKgZomR5nDWABV6_AADaRnlkyAU739.jpg

雷豹是個(gè)直直的仿真愛好者,這時(shí)候他也先不管怎么去優(yōu)化,也沒去找原因,就先拿到主控和顆粒的模型先按照這個(gè)版本做了個(gè)通道的仿真,不得不說雷豹的仿真技術(shù)是真的牛叉,很快就仿真出了也是fail的,能夠和測(cè)試情況相對(duì)應(yīng)。

wKgaomR5nDaAGbE8AACwvarZj1c235.jpg

他很自豪的和師傅Chris匯報(bào),只見Chris淡淡的一笑,反問到雷豹,那是哪里出了問題呢,又應(yīng)該這么去從PCB設(shè)計(jì)上去優(yōu)化呢?雷豹雖然在和Chris匯報(bào)仿真結(jié)果之前其實(shí)也有想過師傅會(huì)這樣問,奈何雷豹也打開PCB文件去看了,重點(diǎn)關(guān)注了走線的拓?fù)浣Y(jié)構(gòu),對(duì)比和我司設(shè)計(jì)部之前做過的類似設(shè)計(jì)的方案,兩者在走線上是長(zhǎng)度,拓?fù)浣Y(jié)構(gòu)上都是非常接近的。一句話,也就是找不到問題點(diǎn)唄。。。

Chris看雷豹好像沒轍了,那就只能給雷豹一點(diǎn)暗示了。只見Chris不慌不忙的打開PCB文件,雷豹見Chris直接跳過了檢查PCB上的走線這一步,徑直的打開了疊層設(shè)置,然后給雷豹指一下這個(gè)地方,沒錯(cuò),指的就是下面這個(gè)紅框框的地方。

wKgZomR5nDaALpCNAABkKKVRFqA393.jpg

雷豹感覺好像懂了一點(diǎn)了,原來該客戶為了比demo板有更好的成本優(yōu)勢(shì),在設(shè)計(jì)上使用了相鄰層走線的這個(gè)方法,也就是我們所說的GSSG的疊層結(jié)構(gòu),這樣的話的確在層數(shù)上可以省下幾層,但是就會(huì)帶來其他方面的一些壞處。雷豹一直都是在關(guān)注走線是怎么怎么走的,和demo板是如何如何相似,卻沒注意到疊層設(shè)計(jì)本身已經(jīng)有這么大的差別了。

這時(shí)既然客戶要省成本嘛,高速先生肯定還是尊重客戶的這個(gè)意愿的,就在客戶這個(gè)省成本的設(shè)計(jì)中去想辦法改善信號(hào)質(zhì)量,從而達(dá)到要求。鑒于雷豹已經(jīng)隱約知道了問題的原因了,Chris也不立馬點(diǎn)破,還是希望讓雷豹自己能獨(dú)立解決。之前已經(jīng)說了,要保持這個(gè)省成本的層數(shù)不變,在這個(gè)前提的下去解決問題。

雷豹左想右想了半天,突然靈機(jī)一動(dòng),只見他對(duì)了疊層設(shè)置一頓調(diào)節(jié),又相應(yīng)的通過改變線寬來保證原有的走線阻抗不變。之前是12層板,現(xiàn)在也還是12層板,總體的板厚也沒發(fā)生變化。然后雷豹帶著他自己優(yōu)化后的仿真結(jié)果再和Chris匯報(bào),這次雷豹帶來的仿真結(jié)果果然有了明顯的優(yōu)化,從仿真驗(yàn)證上,已經(jīng)能把信號(hào)質(zhì)量變成PASS了!

wKgaomR5nDeAd-rLAACqU31krq4614.jpg

Chris看看雷豹優(yōu)化后的PCB文件,發(fā)現(xiàn)走線的拓?fù)溟L(zhǎng)度都沒有變化,只是從疊層上做了下文章,這也和Chris預(yù)想的方案是一樣的,然后就給雷豹點(diǎn)了一個(gè)大大的贊,雷豹尋思這一路debug過來,雖然最后想到的方案不難,但是發(fā)現(xiàn)和解決debug問題的過程卻是艱辛的,不過總算自己解決掉了,也積累了一個(gè)新的技術(shù)點(diǎn)!

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    455

    文章

    50714

    瀏覽量

    423137
  • DDR
    DDR
    +關(guān)注

    關(guān)注

    11

    文章

    712

    瀏覽量

    65318
  • 疊層
    +關(guān)注

    關(guān)注

    0

    文章

    28

    瀏覽量

    9843
  • PCB
    PCB
    +關(guān)注

    關(guān)注

    1

    文章

    1795

    瀏覽量

    13204
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    6PCB設(shè)計(jì)指南

    4PCB上的空間用完后,就該升級(jí)到6電路板。額外的可以為更多的信號(hào)、額外的平面對(duì)或?qū)w的混合提供空間。如何使用這些額外的
    發(fā)表于 10-16 15:24 ?2278次閱讀
    6<b class='flag-5'>層</b><b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計(jì)指南

    DDR電路的與阻抗設(shè)計(jì)

    采用1oZ,其它內(nèi)層采用HoZ。 板厚推薦如下圖(上)所示(102階HDI板設(shè)計(jì)),阻抗線寬線距如下圖(中、
    發(fā)表于 12-25 13:46

    DDR電路的與阻抗設(shè)計(jì)!

    采用1oZ,其它內(nèi)層采用HoZ。 板厚推薦如下圖(上)所示(102階HDI板設(shè)計(jì)),阻抗線寬線距如下圖(中、
    發(fā)表于 12-25 13:48

    PCB設(shè)計(jì)

    既然說到了參考平面的處理,其實(shí)應(yīng)該屬于設(shè)計(jì)的范疇。PCB設(shè)計(jì)不是
    發(fā)表于 05-17 22:04

    DDR不到速率調(diào)整PCB搞掂?

    不慌不忙的打開PCB文件,雷豹見Chris直接跳過了檢查PCB上的走線這一步,徑直的打開了設(shè)置,然后給雷豹指一這個(gè)地方,沒錯(cuò),指的就是
    發(fā)表于 06-02 15:32

    DDR不到速率后續(xù)來了,相鄰串?dāng)_深度分析!

    高速先生成員:黃剛 就在剛剛,雷豹把他對(duì)調(diào)整方式和改善后的仿真結(jié)果給師傅Chris看完后,Chris給雷豹點(diǎn)了個(gè)大大的贊,因?yàn)閮?yōu)化的方式其實(shí)不需要大改DDR的走線,只需要把相鄰
    發(fā)表于 06-06 17:24

    高速PCB設(shè)計(jì)的問題

    高速PCB設(shè)計(jì)的問題
    發(fā)表于 05-16 20:06 ?0次下載
    高速<b class='flag-5'>PCB</b>設(shè)計(jì)的<b class='flag-5'>疊</b><b class='flag-5'>層</b>問題

    如何設(shè)計(jì)4PCB

    如何設(shè)計(jì)4PCB?
    的頭像 發(fā)表于 07-31 10:49 ?1.8w次閱讀

    pcb怎樣來設(shè)計(jì)

    PCB設(shè)計(jì)不是的簡(jiǎn)單堆疊,其中地層的安排是關(guān)鍵,它與信號(hào)的安排和走向有密切的關(guān)系。
    發(fā)表于 08-21 11:45 ?1800次閱讀

    為什么要進(jìn)行PCB

    如今,電子產(chǎn)品日益緊湊的趨勢(shì)要求多層印刷電路板的三維設(shè)計(jì)。但是,堆疊提出了與此設(shè)計(jì)觀點(diǎn)相關(guān)的新問題。其中一個(gè)問題就是為項(xiàng)目獲取高質(zhì)量的構(gòu)建。 隨著生產(chǎn)越來越多的由多層組成的復(fù)雜印刷電路,
    的頭像 發(fā)表于 11-03 10:33 ?4715次閱讀

    DDR不到速率后續(xù)來了,相鄰串?dāng)_深度分析!

    就在剛剛,雷豹把他對(duì)調(diào)整方式和改善后的仿真結(jié)果給師傅Chris看完后,Chris給雷豹點(diǎn)了個(gè)大大的贊,因?yàn)閮?yōu)化的方式其實(shí)不需要大改DDR的走線,只需要把相鄰
    的頭像 發(fā)表于 06-06 17:22 ?579次閱讀
    <b class='flag-5'>DDR</b><b class='flag-5'>跑</b><b class='flag-5'>不到</b><b class='flag-5'>速率</b>后續(xù)來了,相鄰<b class='flag-5'>層</b>串?dāng)_深度分析!

    DDR電路的與阻抗設(shè)計(jì)

    TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基銅厚度建議全部采用1oZ,厚度為1.6mm。 板厚推薦如下圖(上)所示(8通孔1.6mm厚度推薦
    的頭像 發(fā)表于 08-21 17:16 ?2746次閱讀
    <b class='flag-5'>DDR</b>電路的<b class='flag-5'>疊</b><b class='flag-5'>層</b>與阻抗設(shè)計(jì)

    如何正確的對(duì)PCB進(jìn)行構(gòu)建

    確保信號(hào)完整性的情況布線就會(huì)容易得多,并且可以抑制或防止許多更簡(jiǎn)單的EMI問題。 為了幫助設(shè)計(jì)人員更快地設(shè)計(jì)和構(gòu)建支持所需布線和信號(hào)完整性的高速,我們?yōu)椴煌悇e的高速
    的頭像 發(fā)表于 10-05 16:12 ?999次閱讀
    如何正確的對(duì)<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>進(jìn)行構(gòu)建

    PCB結(jié)構(gòu)設(shè)計(jì)詳解

    隨著高速電路的不斷涌現(xiàn),PCB板的復(fù)雜度也越來越高,為了避免電氣因素的干擾,信號(hào)和電源必須分離,所以就牽涉到多層PCB的設(shè)計(jì),即
    發(fā)表于 09-30 12:03 ?107次下載

    高速PCB設(shè)計(jì)的問題.zip

    高速PCB設(shè)計(jì)的問題
    發(fā)表于 12-30 09:22 ?39次下載
    RM新时代网站-首页