事件：財聯(lián)社11月21日電，拜登政府美東時間周一宣布將投入大約30億美元的資金，專門用于資助美國的芯片封裝行業(yè)。The CHIPS and Science Act，即《芯片和科學法案》建立了國家先進封裝制造計劃愿景（NAPMP）。11月20日，NAPMP宣布將投資30億美元用于先進封裝，其資金來自《法案》專門用于研發(fā)的110億美金（其他390億美金用于激勵計劃），并預計于2024年初宣布第一個投資機會（針對材料和基板）。

1、這是美國《芯片與科學法案》的首項研發(fā)投資項目，這項投資計劃的官方名稱為“國家先進封裝制造計劃”，其資金來自《芯片法案》中專門用于研發(fā)的110億美元資金，與價值1000億美元的芯片制造業(yè)激勵資金池是分開的。當前AI快速發(fā)展對數(shù)據(jù)處理提出了更高的要求，先進封裝工藝越來越被視為實現(xiàn)芯片更高性能的途徑，在超越摩爾時代至關重要，美國加碼先進封裝，表明其已經(jīng)成為技術競爭新的戰(zhàn)場。

2、相比于晶圓制造，中國大陸封測環(huán)節(jié)較為成熟，占據(jù)全球封測接近40%的份額，但中國大陸先進封裝的滲透率較低，2022年僅為14%，低于全球45%的滲透率。在制程工藝受到外部制裁的背景下，先進封裝成為緩解制程瓶頸重要手段，梳理國家知識產(chǎn)權局，2023年H陸續(xù)公布了30條以上芯片封裝相關發(fā)明專利，成為國內(nèi)先進封裝產(chǎn)業(yè)重要的推動者，看好國內(nèi)先進封裝產(chǎn)業(yè)的快速發(fā)展。

3、相比傳統(tǒng)封裝，倒裝芯片（FC）、晶圓級封裝（WLP）、系統(tǒng)級封裝（SiP）、2.5D封裝、3D封裝等先進封裝大量使用RDL（再布線）、Bump（凸塊）、TSV（硅通孔）、Wafer（晶圓）等基礎工藝技術，將會推動相關封裝設備量價齊升，諸如減薄、鍵合等設備需求有望大幅提升。

Q：先進封裝的本質(zhì)是什么？提高帶寬的途徑有哪些？

A：先進封裝的本質(zhì)是提高帶寬和提升算力。通過提高數(shù)量和提高傳輸速率來實現(xiàn)。主要有兩個途徑：提高IO的數(shù)量和提高傳輸速率。

Q：什么是3D封裝？3D封裝的先進性體現(xiàn)在哪些方面？

A：3D封裝是一種集成度更高的封裝形式，通過將不同尺寸和功能的芯片進行抑制整合提高封裝密度和電荷間距尺寸。先進性體現(xiàn)在集成度的提升，即在凸點間距或尺寸方面的微縮。

Q：臺積電的先進封裝技術平臺是什么？臺積電的3D Fabric 分為哪些產(chǎn)品？

A：3D Fabric。未來將持續(xù)加大資本開支來擴充產(chǎn)能。前端的 SOIC 和后端的InFO 和CoWoS兩大類。SOIC是一種純3D 的堆疊技術，通過建合的方式將芯片和晶圓或晶圓進行直接互聯(lián)，實現(xiàn)更高密度的垂直堆疊。

Q：SOIC的互聯(lián)密度有何特點？

A：比后端的 InFO和 CoWoS 更高，因此能夠?qū)崿F(xiàn)更高的封裝密度和電荷間距尺寸。

Q：SOIC的堆疊形式有哪些？

A：wafer on wafer 和 chip on wafer 兩種形式。目前比較成熟的技術是 wafer on weber。但隨著產(chǎn)品的高速迭代，chip on wafer 將成為一個更廣泛的應用范圍。

Q：CoWoS 封裝形式分為哪些？

A：CoWoS-S，CoWoS-R和 CoWoS-L三種，CoWoS-S 用于移動端，CoWoS-R可以實現(xiàn)更小的封裝尺寸，CoWoS-L可以實現(xiàn)更高的設計復雜度以及更靈活的芯片集成。

Q：CoWoS-S在整個升級選代的過程中有哪些進展？

A：在升級選代過程中，CoWoS-S 的尺寸不斷增加，上面可以放的 HBM 數(shù)量也在增加。同時，CoWoS-S 的轉(zhuǎn)接板可以做到的面積有限，將轉(zhuǎn)接板換成 SL的歸僑形式有利于做出更大的光罩尺寸的產(chǎn)品。

Q：CoWoS-S 工藝流程包括哪些？

A：前端的CoW和后端的oS工藝。

Q：臺積電的后端封裝技術布局是怎樣的？

A：臺積電后端的封裝技術布局分為 InFO 和 CoWoS 系列，其中InFO 系列包括多種封裝形式。

Q：CoWoS 系列的升級方向是什么？

A：CoWoS-R是更具有性價比的封裝形式，CoWoS-L是在往更高的密度去升級。因此InFO和CoWoS在應用領域也產(chǎn)生了交叉。

Q：臺積電和intel 先進封裝技術的布局有何不同？

A：先進封裝包括EMIB 和 Foveros 兩大類，其中EMIB 通過在基板里買入多芯片的互聯(lián)橋?qū)崿F(xiàn)高密度互聯(lián)，成本低且靈活。EMIB 增加了基板制造難度，是英特爾作為IDM廠商的優(yōu)勢。而 intel 通過在基板里埋入硅橋，使用晶圓級的封裝能力，減小生產(chǎn)成本。

Q：臺積電和intel 對先進封裝技術路徑的選擇是基于什么角度出發(fā)的？頭部廠商在先進封裝技術布局上有何特點？

A：都作為一個代工廠或IDM 廠商，有各自的產(chǎn)業(yè)鏈優(yōu)勢，臺積電作為代工廠對于硅片的加工線路的制作有優(yōu)勢，而英特爾對基板的設計和制造有更大的優(yōu)勢?；旧隙际窃谝苿佣耍峁┚A級的翻譯或者 flog 的產(chǎn)品，然后再利用硅轉(zhuǎn)接板為代表的這些形式來提高互聯(lián)密度。

Q：英特爾的 Foveros 先進封裝產(chǎn)品的特點是什么？三星的先進封裝技術的布局包括哪些產(chǎn)品？

A：利用晶圓級的封裝能力，采用一個大核加四個小核的混合的 CPU 設計，應用在三星的galaxy books 和微軟的 surface 的產(chǎn)品上面。主要包括I-CubeS、I-CubeE、X-Cube （TCB） 和X-Cube （HCB）這幾種，采用多種新型封裝形式，如中介層玻璃轉(zhuǎn)接板、銅柱、銅火荷申荷等。同時，三星在互聯(lián)技術上也有提及，如 TCB 液壓電荷的設備和混合建合的技術。此外，三星也具有 HBM 產(chǎn)品和晶圓代工和先進封裝的業(yè)務能力，可以為客戶提供一站式的解決方案。

Q：HBM 相關的或者是說 CoWoS 相關的供應鏈設備材料供應商是什么？關于供應鏈的簡化藝流程是什么？

A：包括A10 處理器和這個 PO 的結(jié)構(gòu)。包括準備載體、沉積種子層、電鍍、注塑、研磨RDL、直球和剝離成品等環(huán)節(jié)。

Q：龍頭廠商目前的先進封裝技術布局是怎樣的？先進封裝整個供應鏈的機遇如何？

A：國內(nèi)龍頭廠商積極布局先進封裝技術，并在客戶和產(chǎn)品層面都在同步推進。建議關注封裝廠、封測廠。整個先進封裝是材料，是芯片制造這個領域一個長期的確定的大趨勢，對于產(chǎn)業(yè)鏈的公司也會帶來持續(xù)的增長驅(qū)動力。

Q：材料環(huán)節(jié)的供應商有哪些？

A：建議關注先進封裝里面成本占比最高的 ABF 窄版的國產(chǎn)的領先的供應商，