RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)之準(zhǔn)備工作(1)

ALINX ? 來源:ALINX ? 2024-03-06 18:10 ? 次閱讀

準(zhǔn)備工作及注意事項(xiàng)

軟件環(huán)境

軟件開發(fā)環(huán)境基于Vivado 2023.2

硬件環(huán)境

開發(fā)板型號(hào):VD100

芯片型號(hào):xcve2302-sfva784-1LP-e-s

腳本建立Vivado工程

每個(gè)工程下面都有一個(gè)生成vivado的腳本,用于重建vivado工程,有兩種方法可以使用,一是利用批處理文件,右鍵編輯create_project.bat

35e73446-dba1-11ee-a297-92fbcf53809c.jpg

35f447da-dba1-11ee-a297-92fbcf53809c.jpg

將路徑換成自己電腦上的vivado安裝路徑,保存,然后雙擊即可生成vivado工程。

362a83b8-dba1-11ee-a297-92fbcf53809c.jpg

第二種方法是打開vivado軟件,先用cd命令進(jìn)入auto_create_project目錄,然后運(yùn)行source ./create_project.tcl命令。

腳本建立Vitis工程

由于Vitis工程編譯后占用空間較大,因此為了節(jié)省大家寶貴的時(shí)間,我們提供了Vitis工程的python腳本,在每個(gè)工程下都有個(gè)vitis文件夾,里面包含硬件描述文件xx.xsa,以及自動(dòng)創(chuàng)建工程的腳本

3639d192-dba1-11ee-a297-92fbcf53809c.jpg

大家需要做的是右鍵編輯builder.py文件,vitis路徑換成自己電腦的安裝路徑

36488c0a-dba1-11ee-a297-92fbcf53809c.jpg

保存之后,打開vitis軟件

36533e98-dba1-11ee-a297-92fbcf53809c.jpg

打開新的terminal

365e45ea-dba1-11ee-a297-92fbcf53809c.jpg

使用cd命令進(jìn)入vitis工程路徑,并輸入vitis -i,進(jìn)入vitis CLI

366608de-dba1-11ee-a297-92fbcf53809c.jpg

輸入run -t builder.py,回車

366f5e52-dba1-11ee-a297-92fbcf53809c.jpg

創(chuàng)建完成

367ce734-dba1-11ee-a297-92fbcf53809c.jpg

點(diǎn)擊Open Workspace切換到vitis工作目錄

368437c8-dba1-11ee-a297-92fbcf53809c.jpg

可以看到創(chuàng)建好的工程

3695d64a-dba1-11ee-a297-92fbcf53809c.jpg

這個(gè)時(shí)候,APP工程和platform可能沒有關(guān)聯(lián)好,要手動(dòng)關(guān)聯(lián)。可以先把platform編譯一遍。

36a58bda-dba1-11ee-a297-92fbcf53809c.jpg

選中component,點(diǎn)設(shè)置,點(diǎn)擊switch platform

36b305da-dba1-11ee-a297-92fbcf53809c.jpg36be11dc-dba1-11ee-a297-92fbcf53809c.jpg

再build工程,即可使用

36cb4dc0-dba1-11ee-a297-92fbcf53809c.jpg





審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • python
    +關(guān)注

    關(guān)注

    56

    文章

    4792

    瀏覽量

    84617
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    812

    瀏覽量

    66458

原文標(biāo)題:【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之準(zhǔn)備工作(1)

文章出處:【微信號(hào):ALINX,微信公眾號(hào):ALINX】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)Versal介紹(2)

    Versal 包含了 Cortex-A72 處理器和 Cortex-R5 處理器,PL 端可編程邏輯部分,PMC 平臺(tái)管理控制器,AI Engine 等模塊,與以往的 ZYNQ 7000 和 MPSoC 不同,
    的頭像 發(fā)表于 03-06 18:12 ?1450次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>AI</b> <b class='flag-5'>Edge</b><b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b><b class='flag-5'>之</b><b class='flag-5'>Versal</b>介紹(2)

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)準(zhǔn)備工作1

    AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)
    的頭像 發(fā)表于 03-07 15:49 ?786次閱讀
    【ALINX 技術(shù)分享】<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>AI</b> <b class='flag-5'>Edge</b> <b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b><b class='flag-5'>之</b><b class='flag-5'>準(zhǔn)備工作</b>(<b class='flag-5'>1</b>)

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái) Versal 介紹(2)

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速
    的頭像 發(fā)表于 03-07 16:03 ?1019次閱讀
    【ALINX 技術(shù)分享】<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>AI</b> <b class='flag-5'>Edge</b> <b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b><b class='flag-5'>之</b> <b class='flag-5'>Versal</b> 介紹(2)

    AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)PL LED實(shí)驗(yàn)(3)

    對(duì)于Versal來說PL(FPGA)開發(fā)是至關(guān)重要的,這也是Versal比其他ARM的有優(yōu)勢的地方,可以定制化很多ARM端的外設(shè)
    的頭像 發(fā)表于 03-13 15:38 ?960次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>AI</b> <b class='flag-5'>Edge</b><b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b>PL LED實(shí)驗(yàn)(3)

    AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)PL LED實(shí)驗(yàn)(3)

    對(duì)于Versal來說PL(FPGA)開發(fā)是至關(guān)重要的,這也是Versal比其他ARM的有優(yōu)勢的地方,可以定制化很多ARM端的外設(shè)
    的頭像 發(fā)表于 03-22 17:12 ?2359次閱讀

    在Vivado中構(gòu)建AMD Versal可擴(kuò)展嵌入式平臺(tái)示例設(shè)計(jì)流程

    為了應(yīng)對(duì)無線波束形成、大規(guī)模計(jì)算和機(jī)器學(xué)習(xí)推斷等新一代應(yīng)用需求的非線性增長,AMD 開發(fā)了一項(xiàng)全新的創(chuàng)新處理技術(shù) AI 引擎,片內(nèi)集成該AI Engine的FPGA系列是
    的頭像 發(fā)表于 04-09 15:14 ?1420次閱讀
    在Vivado中構(gòu)建<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>可擴(kuò)展嵌入式<b class='flag-5'>平臺(tái)</b>示例設(shè)計(jì)流程

    自適應(yīng)計(jì)算加速平臺(tái) 功能超CPU和FPGA

    2019年06月19日,中國北京 —— 自適應(yīng)和智能計(jì)算的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.,(NASDAQ:XLNX))今天宣布已開始面向參與公司“早期試用計(jì)劃”的多家一線客戶交付Versal
    發(fā)表于 06-23 10:16 ?1610次閱讀

    Xilinx推出Versal:業(yè)界首款自適應(yīng)計(jì)算加速平臺(tái),支持快速創(chuàng)新

    賽靈思公司(Xilinx)首席執(zhí)行官 Victor Peng 宣布推出 Versal – 業(yè)界首款自適應(yīng)計(jì)算加速平臺(tái) (Adaptive Compute Acceleration P
    發(fā)表于 10-18 16:50 ?1556次閱讀

    賽靈思發(fā)布自適應(yīng)計(jì)算加速平臺(tái)芯片系列Versal

    2018年10月16日,F(xiàn)PGA大廠賽靈思(Xilinx)在北京召開了一年一度的“Xilinx開發(fā)者大會(huì) ”(XDF) 。在本次會(huì)議上,賽靈思發(fā)布了全球首款自適應(yīng)計(jì)算加速平臺(tái) (ACAP)芯片系列
    的頭像 發(fā)表于 10-22 16:52 ?5702次閱讀

    賽靈思Versal自適應(yīng)計(jì)算加速平臺(tái)助于高效實(shí)現(xiàn)設(shè)計(jì)目標(biāo)

    Versal 自適應(yīng)計(jì)算加速平臺(tái)的設(shè)計(jì)方法論是幫助精簡 Versal 器件設(shè)計(jì)進(jìn)程的一整套最佳實(shí)踐,遵循這些步驟和最佳實(shí)踐進(jìn)行操作,將有助
    的頭像 發(fā)表于 05-27 11:08 ?1814次閱讀
    賽靈思<b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b>助于高效實(shí)現(xiàn)設(shè)計(jì)目標(biāo)

    賽靈思Versal自適應(yīng)計(jì)算加速平臺(tái)指南

    賽靈思 Versal 自適應(yīng)計(jì)算加速平臺(tái) (ACAP) 設(shè)計(jì)方法論是旨在幫助精簡 Versal 器件設(shè)計(jì)進(jìn)程的一整套最佳實(shí)踐。鑒于這些設(shè)計(jì)的
    的頭像 發(fā)表于 10-11 11:33 ?4259次閱讀

    Versal啟動(dòng)文件簡述

    Versal? 是由多個(gè)高度耦合的可配置塊組成的自適應(yīng)計(jì)算加速平臺(tái)?(ACAP)
    的頭像 發(fā)表于 07-07 14:15 ?1081次閱讀
    <b class='flag-5'>Versal</b>啟動(dòng)文件簡述

    Versal:首款自適應(yīng)計(jì)算加速平臺(tái)(ACAP)

    電子發(fā)燒友網(wǎng)站提供《Versal:首款自適應(yīng)計(jì)算加速平臺(tái)(ACAP).pdf》資料免費(fèi)下載
    發(fā)表于 09-18 09:28 ?1次下載
    <b class='flag-5'>Versal</b>:首款<b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b>(ACAP)

    AMD發(fā)布第二代Versal自適應(yīng)SoC,AI嵌入式領(lǐng)域再提速

    AMD表示,第二代Versal系列自適應(yīng)SoC搭載全新的AI引擎,相較上一代Versal AI
    的頭像 發(fā)表于 04-11 16:07 ?776次閱讀

    ALINX受邀參加AMD自適應(yīng)計(jì)算峰會(huì)

    近日,AMD 自適應(yīng)計(jì)算峰會(huì)(AMD Adaptive Computing Summit, 即 AMD ACS)在深圳舉行,聚焦 AMD
    的頭像 發(fā)表于 08-02 14:36 ?606次閱讀
    RM新时代网站-首页