在現(xiàn)代電子設(shè)備的設(shè)計(jì)中，一個(gè)關(guān)鍵的因素是電源完整性。電源完整性不僅影響設(shè)備的性能，還直接關(guān)系到設(shè)備的穩(wěn)定性和可靠性。作為電子設(shè)備的基礎(chǔ)，印刷電路板（PCB）的電源完整性設(shè)計(jì)尤為重要。

電源完整性（Power Integrity，簡(jiǎn)稱(chēng)PI）是指電源波形的質(zhì)量，它研究的是電源分配網(wǎng)絡(luò)（Power Distribution Network，簡(jiǎn)稱(chēng)PDN）。電源完整性的設(shè)計(jì)目標(biāo)是把電源噪聲控制在一個(gè)很小的容差范圍內(nèi)，實(shí)時(shí)響應(yīng)負(fù)載對(duì)電流的快速變化，從而為芯片提供干凈穩(wěn)定的電壓，以及為其他信號(hào)提供低阻抗的回流路徑。

電源分配網(wǎng)絡(luò)（PDN）設(shè)計(jì)

PDN互連作為通常最大的導(dǎo)電結(jié)構(gòu)，承載著主要的電流并可能攜帶高頻噪聲，因此，它們有可能成為電磁輻射的主要源頭，導(dǎo)致無(wú)法通過(guò)電磁兼容的測(cè)試認(rèn)證。然而，如果我們能夠精巧地設(shè)計(jì)PDN互連，那么就可以大大減少潛在的EMI問(wèn)題，為順利通過(guò)EMC測(cè)試認(rèn)證鋪平道路。

反之，如果PDN設(shè)計(jì)不當(dāng)，可能會(huì)導(dǎo)致芯片上的電壓軌道產(chǎn)生過(guò)多的噪聲。這種噪聲直接后果可能是比特誤碼，或者是芯片的時(shí)鐘頻率無(wú)法達(dá)到預(yù)期，進(jìn)而產(chǎn)生時(shí)序錯(cuò)誤。

PDN電壓噪聲容差阻抗設(shè)計(jì)

為了確保芯片焊盤(pán)上的電壓變化在可接受范圍內(nèi)，其變動(dòng)幅度必須小于電壓噪聲容差，這一容差直接與電流波動(dòng)產(chǎn)生的紋波有關(guān)。因此，為了滿(mǎn)足這一要求并確保電源系統(tǒng)的穩(wěn)定運(yùn)行，PDN阻抗必須被設(shè)計(jì)為一個(gè)低于特定最大允許值的數(shù)值，這個(gè)數(shù)值我們通常稱(chēng)為目標(biāo)阻抗。

公式如下

其中：

V(ripple)為芯片的電壓噪聲容差；

V(PDN)為PDN互連的噪聲壓降；

I(f)為芯片汲取電流的頻譜；

Zpdn(f)為從芯片焊盤(pán)看過(guò)去的PDN阻抗曲線；

Ztarget(f)為PDN允許的最大阻抗；

以其指導(dǎo)準(zhǔn)則保持PDN阻抗低于目標(biāo)阻抗即Zpdn(f)

在PCB設(shè)計(jì)中，大部分數(shù)字電路器件對(duì)電源電壓的穩(wěn)定性要求較高，通常要求在正常電壓的±5%范圍內(nèi)波動(dòng)。

公式如下

例如：

在正常電源電壓為5V的情況下，允許的電壓噪聲為5%，最大瞬態(tài)電流為1A。

其最大電源阻抗為：5V*5%/1A=0.25歐姆。

PDN阻抗頻率分段解析

電源分配網(wǎng)絡(luò)（PDN）的阻抗特性在不同頻率范圍內(nèi)受到多個(gè)因素的影響。從低頻到高頻，這些影響因素逐級(jí)顯現(xiàn)，各個(gè)因素在特定的頻率范圍內(nèi)起著主導(dǎo)作用。了解這些影響因素，對(duì)于優(yōu)化PDN設(shè)計(jì)，提高電源穩(wěn)定性和整體系統(tǒng)性能至關(guān)重要。

PCB設(shè)計(jì)、去耦電容、芯片封裝和芯片設(shè)計(jì)決定了PDN在不同頻率的阻抗。

● DC-300KHZ：PCB和VRM；

● 30OKHZ-10MHZ：PCB和去耦電容；

● 10MHZ-100MHZ：去耦電容和芯片封裝；

● 100MHZ-1G：芯片封裝和芯片設(shè)計(jì)；

● 1GHZ：只取決于芯片設(shè)計(jì)。

PDN核心組成要素

● PMIC電源組件：作為電源管理集成電路的核心，負(fù)責(zé)提供、管理和控制電源。

● PMIC輸出電感與電容組合：包括PMIC輸出電感、buck電容以及去耦電容，共同確保電源的穩(wěn)定輸出，降低噪聲并濾除電源紋波。

●無(wú)源器件與電源網(wǎng)絡(luò)連接：所有無(wú)源器件，如電阻、電感、電容等，與其在電源網(wǎng)絡(luò)中的連接方式，共同構(gòu)建完整的電源分配路徑。

● PMIC到處理器的電源走線：這些走線是電源分配網(wǎng)絡(luò)中的關(guān)鍵路徑，確保電源準(zhǔn)確、高效地送達(dá)處理器。

●處理器到PMIC的地平面：地平面提供了電流的回流路徑，確保電源電流的穩(wěn)定流通，同時(shí)起到電磁屏蔽的作用。

調(diào)整電源完整性（PI）是硬件工程師在設(shè)計(jì)電路板時(shí)的一項(xiàng)重要任務(wù)，它要求既要有細(xì)致的觀察力，又要有嚴(yán)格的工藝控制。這包括巧妙地選擇和放置電容器，確保每個(gè)芯片都有適合的電源管理方案。同時(shí)，從設(shè)計(jì)的最早階段就要考慮好布局，預(yù)防未來(lái)可能出現(xiàn)的問(wèn)題。因?yàn)榉€(wěn)定的電源供應(yīng)對(duì)電子設(shè)備的良好運(yùn)行至關(guān)重要，這體現(xiàn)了工程師的責(zé)任重大和技術(shù)高超。

為應(yīng)對(duì)這一復(fù)雜而關(guān)鍵的挑戰(zhàn)，華秋DFM軟件成為了硬件工程師的得力助手。它擁有的電源完整性分析功能可以在設(shè)計(jì)初期就幫助模擬和評(píng)估電路板的電源網(wǎng)絡(luò)，及時(shí)發(fā)現(xiàn)并指出可能的電源噪聲問(wèn)題和缺陷，像是一個(gè)敏銳的指導(dǎo)者。華秋DFM不僅幫助工程師更好地布局電容器，提升電源的純凈度和效率，還能在設(shè)計(jì)初期預(yù)見(jiàn)并解決可能影響系統(tǒng)穩(wěn)定性的電源波動(dòng)問(wèn)題。這樣一來(lái)，華秋DFM不僅助力工程師克服電源完整性設(shè)計(jì)的難題，還加速了產(chǎn)品開(kāi)發(fā)流程，提升了產(chǎn)品質(zhì)量，為硬件設(shè)計(jì)領(lǐng)域帶來(lái)了創(chuàng)新和智慧的提升。

華秋DFM軟件是國(guó)內(nèi)首款免費(fèi)PCB可制造性和裝配分析軟件，擁有500萬(wàn)+元件庫(kù)，可輕松高效完成裝配分析。其PCB裸板的分析功能，開(kāi)發(fā)了19大項(xiàng)，52+細(xì)項(xiàng)檢查規(guī)則，PCBA組裝的分析功能，開(kāi)發(fā)了12大項(xiàng)，600+細(xì)項(xiàng)檢查規(guī)則。

基本可涵蓋所有可能發(fā)生的制造性問(wèn)題，能幫助設(shè)計(jì)工程師在生產(chǎn)前檢查出可制造性問(wèn)題，且能夠滿(mǎn)足工程師需要的多種場(chǎng)景，將產(chǎn)品研制的迭代次數(shù)降到最低，減少成本。

華秋DFM軟件下載地址（復(fù)制到電腦瀏覽器打開(kāi)）：

https://dfm.elecfans.com/dl/software/hqdfm.zip?from=DFMGZH