RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

淺談影響晶圓分選良率的因素(2)

FindRF ? 來源:FindRF ? 2024-10-09 09:45 ? 次閱讀

晶圓直徑和工藝變化

晶圓制造良率部分討論的工藝變化會影響晶圓分選良率。在制造區(qū)域,通過抽樣檢查和測量技術(shù)檢測工藝變化。檢查抽樣的本質(zhì)是并非所有變化和缺陷都被檢測到,因此晶圓在一些問題上被傳遞。這些問題在晶圓分選中顯現(xiàn)為失敗的設(shè)備。

工藝變化在晶圓邊緣發(fā)生得更頻繁。在爐管中進行的高溫工藝中,晶圓上總是存在一些溫度不均勻性。溫度的變化導(dǎo)致晶圓上的均勻性差異。變化更多地發(fā)生在晶圓的外邊緣,那里的加熱和冷卻發(fā)生得更快。導(dǎo)致這種晶圓邊緣現(xiàn)象的另一個因素是來自處理和觸摸晶圓邊緣的污染和物理損傷。在圖案化過程中,掩模驅(qū)動工藝(全掩模投影、近接和接觸曝光)中可能會出現(xiàn)特征尺寸均勻性問題。光系統(tǒng)的特性是這樣的,中心比外邊緣具有更高的均勻性。在光柵驅(qū)動的掩模工藝(步進器)中,曝光區(qū)域較?。ㄒ粋€或幾個裸片),這減少了晶圓上圖像變化。

所有這些問題導(dǎo)致晶圓邊緣的晶圓分選良率降低,如下圖所示。更大直徑的晶圓有助于通過在晶圓中心擁有更大的未受影響裸片區(qū)域來維持晶圓分選良率。

wKgaoWcF4DWAb46hAAF4881I6I0516.png

裸片面積和缺陷密度

裸片尺寸也相對于晶圓表面上的缺陷密度影響晶圓分選良率。關(guān)系在下圖中說明。在圖a中,一個晶圓顯示有五個缺陷,沒有裸片圖案。這種情況說明了由所有制造區(qū)域因素產(chǎn)生的背景缺陷密度,無論裸片尺寸、設(shè)備類型、工藝控制要求等。圖b和c中的晶圓說明了這種背景缺陷密度對兩種不同裸片尺寸的晶圓分選良率的影響。給定缺陷密度下,裸片尺寸越大,良率越低。

wKgaoWcF4D2ADaX2AAG0HdxwNSg837.png

電路密度和缺陷密度

晶圓表面上的缺陷通過導(dǎo)致裸片的某些部分發(fā)生故障而導(dǎo)致裸片失效。一些缺陷位于裸片的不敏感部分,不會導(dǎo)致故障。然而,趨勢是朝著更高水平的電路集成發(fā)展,這是由于更小的特征尺寸和更高的裸片組件密度造成的。這些趨勢的結(jié)果是,任何給定缺陷更有可能位于電路的活躍部分,從而降低了晶圓分選良率,如下圖所示。

wKgZomcF3wOAXb-tAADLZl1NTcU345.png

工藝步驟數(shù)量

工藝步驟數(shù)量被指為fab累積良率的限制因素。步驟越多,打破或錯誤處理晶圓的機會就越大。影響也會影響晶圓分選良率。隨著工藝步驟數(shù)量的增加,背景缺陷密度增加,除非實施程序降低它。更高的背景缺陷密度會影響更多的芯片,降低晶圓分選良率。

特征尺寸和缺陷尺寸

更小的特征尺寸使保持可接受的分選良率變得困難,主要有兩個因素。首先,更小的圖像更難打?。ㄒ姟把谀H毕荨辈糠郑?。其次,更小的圖像也容易受到更小的缺陷尺寸以及整體缺陷密度的影響。10:1的最小特征尺寸與允許缺陷尺寸的規(guī)則已經(jīng)被討論過。一種評估是,在每平方厘米1個缺陷的缺陷密度下,具有0.35微米特征尺寸的電路的晶圓分選良率將比在相同條件下處理的0.5微米電路的晶圓分選良率低10%。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    27286

    瀏覽量

    218061
  • 晶圓制造
    +關(guān)注

    關(guān)注

    7

    文章

    276

    瀏覽量

    24067
  • 良率
    +關(guān)注

    關(guān)注

    0

    文章

    3

    瀏覽量

    5451

原文標題:半導(dǎo)體工藝之生產(chǎn)力和工藝良率(五)

文章出處:【微信號:FindRF,微信公眾號:FindRF】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    請問一片到底可以切割出多少的晶片數(shù)目?

    這個要根據(jù)die的大小和wafer的大小以及來決定的。目前業(yè)界所謂的6寸,12寸還是18寸其實就是
    發(fā)表于 06-13 14:30

    針測制程介紹

    不良品,則點上一點紅墨水,作為識別之用。除此之外,另一個目的是測試產(chǎn)品的,依的高低來判斷
    發(fā)表于 05-11 14:35

    封裝有哪些優(yōu)缺點?

    短,帶來更好的電學(xué)性能?! ?b class='flag-5'>2 封裝的缺點  1)封裝時同時對商所有芯片進行封裝,不論時好的芯片或壞的芯片都將被封裝,因此在
    發(fā)表于 02-23 16:35

    影響LED藍寶石制造的質(zhì)量和成本因素

    影響LED藍寶石制造的質(zhì)量和成本因素
    發(fā)表于 02-08 01:00 ?17次下載

    臺積電發(fā)表聲明出問題是供應(yīng)商供應(yīng)的光阻原料不符規(guī)格造成

    代工廠臺積電今天針對 14B 廠發(fā)生
    的頭像 發(fā)表于 01-30 15:44 ?3522次閱讀

    如何把控芯片的?

    今天查閱了一下的控制,的成本和能否量產(chǎn)最終還是要看
    的頭像 發(fā)表于 03-05 15:59 ?7202次閱讀

    切割如何控制良品率?

    的最終主要由各工序的乘積構(gòu)成。從
    的頭像 發(fā)表于 12-15 10:37 ?1280次閱讀

    切割機,在切割過程如何控制良品率?

    今天,我檢查了控制。的成本以及能否量產(chǎn)最終取決于
    的頭像 發(fā)表于 12-06 10:51 ?999次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>切割機,在切割過程如何控制良品率?

    先進的清洗技術(shù)如何助力先進節(jié)點實現(xiàn)最佳

    半導(dǎo)體制造商如今擁有的新設(shè)備可達到最佳,這種新設(shè)備的兆聲波系統(tǒng)應(yīng)用了空間交變相位移(SAPS)和時序能激氣穴震蕩(TEBO)技術(shù)。
    的頭像 發(fā)表于 08-25 16:49 ?873次閱讀

    AI為代工產(chǎn)業(yè)將帶來什么的未來?

    在12英寸產(chǎn)能利用率上,位于頭部的代工企業(yè)的產(chǎn)能利用率大致也能達到80%左右。不過可以發(fā)現(xiàn),三星在先進工藝上名列前茅,但產(chǎn)能利用率處于比較末尾的位置,對比臺積電仍差距較大,這與
    的頭像 發(fā)表于 12-13 10:39 ?1138次閱讀
    AI為<b class='flag-5'>晶</b><b class='flag-5'>圓</b>代工產(chǎn)業(yè)將帶來什么的未來?

    制造和封裝之影響的主要工藝和材料因素(一)

    制造和封裝是一個極其漫長和復(fù)雜的過程,涉及數(shù)百個要求嚴格的步驟。這些步驟從未每次都完美執(zhí)行,污染和材料變化結(jié)合在一起會導(dǎo)致在生產(chǎn)過程中的損失。
    的頭像 發(fā)表于 05-20 10:55 ?1356次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>制造和封裝之影響<b class='flag-5'>良</b><b class='flag-5'>率</b>的主要工藝和材料<b class='flag-5'>因素</b>(一)

    半導(dǎo)體工藝之生產(chǎn)力和工藝

    圓實際被加工的時間可以以天為單位來衡量。但由于在工藝站點的排隊以及由于工藝問題導(dǎo)致的臨時減速,圓通常在制造區(qū)域停留數(shù)周。等待的時間越長,增加了污染的機會,這會降低
    的頭像 發(fā)表于 07-01 11:18 ?934次閱讀
    半導(dǎo)體工藝之生產(chǎn)力和工藝<b class='flag-5'>良</b><b class='flag-5'>率</b>

    制造限制因素簡述(2

    相對容易處理,并且良好的實踐和自動設(shè)備已將斷裂降至低水平。然而,砷化鎵并不是那么堅
    的頭像 發(fā)表于 10-09 09:39 ?476次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>制造<b class='flag-5'>良</b><b class='flag-5'>率</b>限制<b class='flag-5'>因素</b>簡述(<b class='flag-5'>2</b>)

    淺談影響分選因素(1)

    制造后,被送到分選測試儀。在測試期間,每個芯片都會進行電氣測試,以檢查設(shè)備規(guī)范和功能。每個電路可能執(zhí)行數(shù)百個單獨的電氣測試。雖然這些
    的頭像 發(fā)表于 10-09 09:43 ?354次閱讀
    <b class='flag-5'>淺談</b>影響<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>分選</b><b class='flag-5'>良</b><b class='flag-5'>率</b>的<b class='flag-5'>因素</b>(1)

    制造限制因素簡述(1)

    下圖列出了一個11步工藝,如第5章所示。典型的站點列在第3列,累積列在第5列。對于單個產(chǎn)品,從站點
    的頭像 發(fā)表于 10-09 09:50 ?498次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>制造<b class='flag-5'>良</b><b class='flag-5'>率</b>限制<b class='flag-5'>因素</b>簡述(1)
    RM新时代网站-首页