最近正在準(zhǔn)備找工作，由于是做FPGA開發(fā)，所以verilog實(shí)現(xiàn)技術(shù)分頻電路是一道經(jīng)常出現(xiàn)的題目，三分頻，五分頻電路等等；

經(jīng)過一下午時間總結(jié)出了一個通用電路，可以實(shí)現(xiàn)任意奇數(shù)分頻電路。

verilog代碼如下：

module fenpin3(clk,clkout,rst);//奇數(shù)分頻電路，能夠進(jìn)行3,5,7分頻
input clk,rst;
output clkout;

reg [2:0] a,b;
reg clkout;

parameter fenpin=3;

always@(posedge clk or negedge rst)
begin
if(!rst)
a<=0;
else if(a==fenpin-1)
a<=0;
else
a<=a+1;
end

always@(negedge clk or negedge rst)
begin
if(!rst)
b<=0;
else if(b==fenpin-1)
b<=0;
else
b<=b+1;
end

always@(a or b or rst)
begin
if(!rst)
clkout<=0;
else if((a+b==1)||(a+b==fenpin+1))
clkout<=~clkout;
end

endmodule

通過以上電路，可以實(shí)現(xiàn)任意占空比為1/2的電路。仿真波形如下：

三分頻：

五分頻：

七分頻：