RM新时代网站-首页

電子發(fā)燒友App

硬聲App

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      電子發(fā)燒友網(wǎng)>可編程邏輯>如何使用Verilog HDL進(jìn)行FPGA設(shè)計(jì)

      如何使用Verilog HDL進(jìn)行FPGA設(shè)計(jì)

      收藏

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴

      評(píng)論

      查看更多

      相關(guān)推薦

      深入理解FPGA Verilog HDL語法(一)

      今天給大俠帶來的是一周掌握FPGA Verilog HDL 語法，今天開啟第一天，下面咱們廢話就不多說了，一起來看看吧。
      2022-07-18 09:47:402074

      深入理解FPGA Verilog HDL語法(二)

      今天給大俠帶來的是一周掌握FPGA Verilog HDL 語法，今天開啟第二天。上一篇提到了整數(shù)型以及參數(shù)型，此篇我們繼續(xù)來看變量以及后續(xù)其他內(nèi)容，結(jié)合實(shí)例理解理論語法，會(huì)讓你理解運(yùn)用的更加透徹。下面咱們廢話就不多說了，一起來看看吧。
      2022-07-18 09:52:361262

      FPGA-Verilog HDL語法參考

      FPGA-Verilog HDL語法參考語法規(guī)范下列規(guī)范應(yīng)用于語法描述，規(guī)則采用巴科斯—諾爾范式(B N F)書寫：1) 語法規(guī)則按自左向右非終結(jié)字符的字母序組織。2) 保留字、操作符和標(biāo)點(diǎn)標(biāo)記
      2012-08-11 10:33:08

      FPGA Verilog HDL系列實(shí)例--------步進(jìn)電機(jī)驅(qū)動(dòng)控制

      【連載】 FPGAVerilog HDL 系列實(shí)例Verilog HDL 之步進(jìn)電機(jī)驅(qū)動(dòng)控制步進(jìn)電機(jī)的用途還是非常廣泛的，目前打印機(jī)，繪圖儀，機(jī)器人等等設(shè)備都以步進(jìn)電機(jī)為動(dòng)力核心。那么，下面我們
      2021-06-29 08:11:48

      FPGA雙沿發(fā)送之Verilog HDL實(shí)現(xiàn) 精選資料推薦

      1.1 FPGA雙沿發(fā)送之Verilog HDL實(shí)現(xiàn)1.1.1 本節(jié)目錄1）本節(jié)目錄；2）本節(jié)引言；3）FPGA簡(jiǎn)介；4）FPGA雙沿發(fā)送之Verilog HDL實(shí)現(xiàn)；5）結(jié)束語。1.1.2 本節(jié)
      2021-07-26 06:20:59

      FPGA雙沿采樣之Verilog HDL實(shí)現(xiàn) 精選資料分享

      1.1 FPGA雙沿采樣之Verilog HDL實(shí)現(xiàn)1.1.1 本節(jié)目錄1）本節(jié)目錄；2）本節(jié)引言；3）FPGA簡(jiǎn)介；4）FPGA雙沿采樣之Verilog HDL實(shí)現(xiàn)；5）結(jié)束語。1.1.2 本節(jié)
      2021-07-26 07:44:03

      FPGA編程是用VHDL還是verilog HDL好用？謝謝了！

      FPGA編程是用VHDL還是verilog HDL好用？謝謝了！{:soso_e183:}
      2012-06-19 17:36:29

      FPGA編程是用VHDL還是verilog HDL好用？謝謝了！

      [color=#444444 !important]FPGA編程是用VHDL還是verilog HDL好用？謝謝了！
      2012-06-19 17:39:00

      Verilog HDL 那些事兒-建模篇-學(xué)FPGA入門最佳資料

      學(xué)習(xí) Verilog HDL 和 FPGA 之間，始終會(huì)出現(xiàn)一組群體，他們都是徘徊在學(xué)習(xí)的邊緣。在他們的心中一直回響著這樣的一個(gè)問題：“我在學(xué)什么，為什么不管我怎么學(xué)，我都沒有實(shí)感 ... ” 沒錯(cuò)
      2015-01-14 17:48:01

      Verilog HDL入門教程（全集）

      的復(fù)雜性可以介于簡(jiǎn)單的門和完整的電子數(shù)字系統(tǒng)之間。數(shù)字系統(tǒng)能夠按層次描述，并可在相同描述中顯式地進(jìn)行時(shí)序建模。Verilog HDL 語言具有下述描述能力：設(shè)計(jì)的行為特性、設(shè)計(jì)的數(shù)據(jù)流特性、設(shè)計(jì)的結(jié)構(gòu)
      2020-11-30 19:03:38

      Verilog HDL教程

      Verilog HDL教程，供大家參考。
      2013-07-18 17:11:36

      Verilog HDL測(cè)試激勵(lì)之復(fù)位激勵(lì)相關(guān)資料分享

      （60）Verilog HDL測(cè)試激勵(lì)：復(fù)位激勵(lì)11.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）Verilog HDL測(cè)試激勵(lì)：復(fù)位激勵(lì)15）結(jié)語1.2 FPGA簡(jiǎn)介FPGA
      2022-02-23 06:42:51

      Verilog HDL測(cè)試激勵(lì)之復(fù)位激勵(lì)簡(jiǎn)介

      （77）Verilog HDL測(cè)試激勵(lì)：復(fù)位激勵(lì)31.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）Verilog HDL測(cè)試激勵(lì)：復(fù)位激勵(lì)35）結(jié)語1.2 FPGA簡(jiǎn)介FPGA
      2022-02-23 07:48:24

      Verilog HDL測(cè)試激勵(lì)之時(shí)鐘激勵(lì)

      （59）Verilog HDL測(cè)試激勵(lì)：時(shí)鐘激勵(lì)11.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）Verilog HDL測(cè)試激勵(lì)：時(shí)鐘激勵(lì)15）結(jié)語1.2 FPGA簡(jiǎn)介FPGA
      2022-02-23 06:57:59

      Verilog HDL的基本語法

      Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述
      2019-09-06 09:14:16

      Verilog HDL的時(shí)鐘激勵(lì)簡(jiǎn)析

      （69）Verilog HDL測(cè)試激勵(lì)：時(shí)鐘激勵(lì)21.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）Verilog HDL測(cè)試激勵(lì)：時(shí)鐘激勵(lì)25）結(jié)語1.2 FPGA簡(jiǎn)介FPGA
      2022-02-23 07:31:44

      Verilog HDL程序設(shè)計(jì)與實(shí)踐

      本帖最后由 minjienuaa 于 2013-3-29 22:44 編輯 Verilog HDL程序設(shè)計(jì)與實(shí)踐，大家學(xué)習(xí)FPGA的同學(xué)可以下載看看學(xué)習(xí)學(xué)習(xí) 很有作用哦
      2013-03-29 22:41:31

      Verilog HDL語言有什么優(yōu)越性

      Verilog HDL語言有什么優(yōu)越性Verilog HDL語言在FPGA/CPLD開發(fā)中的應(yīng)用
      2021-04-23 07:02:03

      Verilog HDL語言編程基礎(chǔ)與FPGA常用開發(fā)工具

      關(guān)鍵字：Altera 、FPGA、軟硬件協(xié)調(diào)設(shè)計(jì)（Verilog & C）、CPU、總線、外設(shè)FPGA硬件結(jié)構(gòu)知識(shí)Verilog HDL語言編程基礎(chǔ)FPGA常用開發(fā)工具 SOPC硬件系統(tǒng)開發(fā)SOPC軟件系統(tǒng)開發(fā)Avalon總線規(guī)范Nios II外設(shè)及其編程 七段數(shù)碼管時(shí)鐘...
      2021-12-22 08:06:06

      Verilog_HDL硬件描述語言

      Verilog_HDL硬件描述語言 FPGA的資料
      2013-02-26 14:03:42

      [下載]cpld\fpga\verilog hdl視頻教程

        cpld\fpga\verilog hdl視頻教程入門篇：第1講、FPGA設(shè)計(jì)基礎(chǔ)（PDF、視頻）第2講、FPGA設(shè)計(jì)入門（視頻、課后習(xí)題）第3講、VerilogHDL
      2009-03-26 16:37:40

      [推薦]cpld\fpga\verilog hdl視頻教程

      教程目錄： 入門篇：第1講、FPGA設(shè)計(jì)基礎(chǔ)（PDF、視頻）第2講、FPGA設(shè)計(jì)入門（視頻、課后習(xí)題）第3講、VerilogHDL基礎(chǔ)（PDF、視頻、課后習(xí)題）第4講：Verilog HDL中的組合
      2009-03-09 22:56:25

      【FPGA學(xué)習(xí)】Verilog HDL有哪些特點(diǎn)

      Verilog HDL 的特點(diǎn)Verilog HDL 語言不僅定義了語法，而且對(duì)每個(gè)語法結(jié)構(gòu)都定義了清晰的模擬、仿真語義。使用這種語言編寫的模型可以方便地使用 Verilog 仿真器進(jìn)行驗(yàn)證
      2018-09-18 09:33:31

      【特權(quán)同學(xué)推薦】Verilog HDL語法學(xué)習(xí)教程及135個(gè)設(shè)計(jì)實(shí)例

      本資料主要介紹了Verilog HDL 語言的基本知識(shí)、設(shè)計(jì)指導(dǎo)以及相關(guān)案例，目的是使初學(xué)者能夠迅速掌握HDL 設(shè)計(jì)方法，了解并掌握Verilog HDL語言的基本要素，能夠讀懂設(shè)計(jì)代碼并進(jìn)行
      2019-11-26 11:27:34

      如何對(duì)Verilog HDL的復(fù)位激勵(lì)進(jìn)行測(cè)試

      （70）Verilog HDL測(cè)試激勵(lì)：復(fù)位激勵(lì)21.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）Verilog HDL測(cè)試激勵(lì)：復(fù)位激勵(lì)25）結(jié)語1.2 FPGA簡(jiǎn)介FPGA
      2022-02-23 06:29:31

      如何用VHDL、Verilog HDL實(shí)現(xiàn)設(shè)計(jì)輸入？

      如何在ALTERA公司的Quartus II環(huán)境下用VHDL、Verilog HDL實(shí)現(xiàn)設(shè)計(jì)輸入，采用同步時(shí)鐘，成功編譯、綜合、適配和仿真，并下載到Stratix系列FPGA芯片EP1S25F780C5中。
      2021-04-15 06:19:38

      已結(jié)束-【蓋樓送書NO.10】Verilog HDL與FPGA數(shù)字系統(tǒng)設(shè)計(jì) 第2版

      描述語言（Hardware Description Language，HDL）有VHDL和Verilog HDL。兩者的應(yīng)用廣泛，都能夠通過程序描述電路的功能，從而進(jìn)行數(shù)字電路的設(shè)計(jì)。由于Verilog
      2022-04-19 14:40:04

      求FPGA讀寫flash程序，flash型號(hào)m25p64,verilog HDL

      求FPGA讀寫flash程序，flash型號(hào)m25p64,verilog HDL
      2016-07-04 15:30:47

      淺談Verilog HDL測(cè)試激勵(lì)之時(shí)鐘激勵(lì)

      （76）Verilog HDL測(cè)試激勵(lì)：時(shí)鐘激勵(lì)31.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）Verilog HDL測(cè)試激勵(lì)：時(shí)鐘激勵(lì)35）結(jié)語1.2 FPGA簡(jiǎn)介FPGA
      2022-02-23 07:33:53

      設(shè)計(jì)與驗(yàn)證Verilog HDL FPGA設(shè)計(jì)與驗(yàn)證的好書

      本帖最后由 eehome 于 2013-1-5 10:01 編輯 EDA先鋒工作室的精品書籍，國內(nèi)少有的系統(tǒng)講述FPGA設(shè)計(jì)和驗(yàn)證的好書，特別是驗(yàn)證部分很精華，現(xiàn)在和大家分享，同時(shí)附上本書的實(shí)例源代碼和Verilog HDL語法國際標(biāo)準(zhǔn)。
      2011-08-02 14:54:41

      Verilog HDL Synthesis (A Pract

      Verilog HDL Synthesis (A Practical Primer)
      2009-02-12 09:36:2440

      Verilog HDL綜合實(shí)用教程

      Verilog HDL 綜合實(shí)用教程第1章 基礎(chǔ)知識(shí)第2章 從Verilog結(jié)構(gòu)到邏輯門第3章 建模示例第4章 模型的優(yōu)化第5章 驗(yàn)證附錄A 可綜合的語言結(jié)構(gòu)附錄B 通用庫
      2009-07-20 11:21:1386

      FPGA的編譯之二、Verilog HDL語言的FPGA快速

      This manual describes the Verilog portion of Synopsys FPGACompiler II / FPGA Express application
      2009-07-23 10:01:2979

      基于Verilog HDL語言的FPGA設(shè)計(jì)

      采用 Verilog HDL 語言在Altera 公司的FPGA 芯片上實(shí)現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計(jì),以及在與其它各種數(shù)字邏輯設(shè)計(jì)方法的比較下,顯示出使用Verilog HDL語言的優(yōu)越性.關(guān)鍵詞
      2009-08-21 10:50:0569

      用Verilog HDL進(jìn)行FPGA設(shè)計(jì)的一些基本方法

      隨著FPGA 技術(shù)和自動(dòng)設(shè)計(jì)工具的進(jìn)步，數(shù)字電子系統(tǒng)設(shè)計(jì)的方法正在發(fā)生變化。越來越多的工程師開始使用硬件描述語言和高級(jí)綜合工具進(jìn)行設(shè)計(jì)。Verilog HDL 作為一種流行的硬件
      2009-09-02 09:27:5789

      用Verilog HDL實(shí)現(xiàn)I2C總線功能

      簡(jiǎn)述了I2C總線的特點(diǎn)；介紹了開發(fā)FPGA時(shí)I2C總線模塊的設(shè)計(jì)思想；給出并解釋了用Verilog HDL實(shí)現(xiàn)部分I2C總線功能的程序，以及I2C總線主從模式下的仿真時(shí)序圖。
      2009-10-19 10:49:16104

      Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)

      Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)本書從實(shí)用的角度介紹了硬件描述語言Verilog-HDL。通過動(dòng)手實(shí)踐,體驗(yàn)Verilog-HDL的語法結(jié)構(gòu)、功能等內(nèi)涵。在前五章,以簡(jiǎn)單的實(shí)例列舉了Verilog-HDL的用法;
      2009-11-14 22:57:40146

      Verilog HDL華為入門教程

      Verilog HDL 華為入門教程 本文主要介紹了Verilog HDL 語言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL設(shè)計(jì)方法，初步了解并掌握Verilog HDL語言的基本要素，能
      2010-02-11 08:35:38140

      Verilog HDL入門教程(華為絕密資料)

      Verilog HDL入門教程(華為絕密資料) 本文主要介紹了Verilog HDL 語言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL設(shè)計(jì)方法，初步了解并掌握Verilog HDL語言的
      2010-04-02 11:52:210

      #硬聲創(chuàng)作季 第2章 Verilog HDL 語言基礎(chǔ) 2.1 Verilog HDL概述

      fpgaVerilogHDLVerilog HDL
      Mr_haohao發(fā)布于 2022-09-08 08:18:12

      Verilog HDL練習(xí)題

      Verilog HDL練習(xí)題
      2010-11-03 16:47:13193

      什么是Verilog HDL？

      什么是Verilog HDL？ Verilog HDL是一種硬件描述語言，用于從算法級(jí)、門級(jí)到開關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)
      2009-01-18 14:53:263678

      Verilog HDL語言在FPGA/CPLD開發(fā)中的應(yīng)用

      摘 要：通過設(shè)計(jì)實(shí)例詳細(xì)介紹了用Verilog HDL語言開發(fā)FPGA/CPLD的方法，并通過與其他各種輸入方式的比較，顯示出使用Verilog HDL語言的優(yōu)越性。
      2009-06-20 11:51:281857

      Verilog HDL程序基本結(jié)構(gòu)與程序入門

      Verilog HDL程序基本結(jié)構(gòu)與程序入門 Verilog HDL程序基本結(jié)構(gòu)  Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的
      2010-02-08 11:43:302185

      Verilog HDL語言簡(jiǎn)介

      Verilog HDL語言簡(jiǎn)介 1．什么是Verilog HDLVerilog HDL是硬件描述語言的一種，用于數(shù)
      2010-02-09 08:59:333609

      VHDL和Verilog HDL語言對(duì)比

      VHDL和Verilog HDL語言對(duì)比 Verilog HDL和VHDL都是用于邏輯設(shè)計(jì)的硬件描述語言，并且都已成為IEEE標(biāo)準(zhǔn)。VHDL是在1987年成為IEEE標(biāo)準(zhǔn)，Verilog HDL
      2010-02-09 09:01:1710317

      Verilog HDL與VHDL及FPGA的比較分析

      Verilog HDL與VHDL及FPGA的比較分析.　Verilog HDL優(yōu)點(diǎn)：類似C語言，上手容易，靈活。大小寫敏感。在寫激勵(lì)和建模方面有優(yōu)勢(shì)。
      2011-01-11 10:45:291182

      PLD/FPGA硬件語言設(shè)計(jì)verilog HDL

      在我國使用Verilog HDL的公司比使用VHDL的公司多。從EDA技術(shù)的發(fā)展上看，已出現(xiàn)用于CPLD/FPGA設(shè)計(jì)的硬件C語言編譯軟件，雖然還不成熟，應(yīng)用極少，但它有可能會(huì)成為繼VHDL和Verilog之后，設(shè)計(jì)大規(guī)模CPLD/FPGA的又一種手段。
      2011-03-12 11:21:201686

      Verilog HDL程序設(shè)計(jì)教程_王金明

      《Verilog HDL 程序設(shè)計(jì)教程》對(duì)Verilog HDL程序設(shè)計(jì)作了系統(tǒng)全面的介紹，以可綜合的設(shè)計(jì)為重點(diǎn)，同時(shí)對(duì)仿真和模擬也作了深入的闡述?！?b class="flag-6" style="color: red">Verilog HDL 程序設(shè)計(jì)教程》以Verilog-1995標(biāo)準(zhǔn)為基礎(chǔ)
      2011-09-22 15:53:360

      應(yīng)用Verilog HDL進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例

      本內(nèi)容介紹了應(yīng)用Verilog HDL進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例
      2011-09-27 16:30:2987

      Verilog_HDL的基本語法詳解（夏宇聞版）

      Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)
      2012-10-08 14:48:310

      設(shè)計(jì)與驗(yàn)證Verilog HDL（吳繼華）

      本書以實(shí)例講解的方式對(duì)HDL語言的設(shè)計(jì)方法進(jìn)行介紹。全書共分9章，第1章至第3章主要介紹了Verilog HDL語言的基本概念、設(shè)計(jì)流程、語法及建模方式等。
      2012-11-28 13:32:57943

      Verilog HDL 數(shù)字設(shè)計(jì)教程(賀敬凱)

      Verilog HDL 數(shù)字設(shè)計(jì)教程【作者：賀敬凱；出版社：西安電子科技大學(xué)出版社】（本資料為ppt） 內(nèi)容簡(jiǎn)介：介紹了Verilog HDL語言，狀態(tài)機(jī)設(shè)計(jì)，仿真，還有好幾個(gè)可綜合設(shè)計(jì)的舉例，除了
      2012-11-28 13:43:11489

      Verilog HDL程序設(shè)計(jì)與實(shí)踐

      Verilog HDL程序設(shè)計(jì)與實(shí)踐著重介紹了Verilog HDL語言
      2015-10-29 14:45:4721

      Verilog HDL程序設(shè)計(jì)-135例

      verilog HDL基礎(chǔ)程序135例，適合初學(xué)者。
      2015-11-06 09:49:4623

      基于FPGA和Verilog_HDL的交通燈控制器設(shè)計(jì)

      Verilog HDL作為一種規(guī)范的硬件描述語言被廣泛應(yīng)用于電路的設(shè)計(jì)中。 他的設(shè)計(jì)描述可被不同的工具所支持可用不同器件來實(shí)現(xiàn)。利用 Verilog HDL語言自頂 向下的設(shè)計(jì)方法設(shè)計(jì)交通燈控制系統(tǒng)
      2022-03-22 12:17:08115

      Verilog HDL數(shù)字設(shè)計(jì)與綜合課件（第二版）

      介紹Verilog HDL數(shù)字設(shè)計(jì)與綜合的課件
      2015-12-23 10:58:540

      Verilog HDL 實(shí)踐教程

      掌握基本語法，還能夠獲得深層次理解。從結(jié)構(gòu)上講，本書以Verilog HDL的各方面開發(fā)為主線，遵照硬件應(yīng)用系統(tǒng)開發(fā)的基本步驟和思路進(jìn)行詳細(xì)講解，并穿插介紹ISE開發(fā)工具的操作技巧與注意事項(xiàng)，具備很強(qiáng)的可
      2015-12-31 15:56:367

      Verilog HDL程序設(shè)計(jì)教程

      Verilog HDL程序設(shè)計(jì)教程-人郵
      2016-05-11 11:30:1934

      Verilog HDL實(shí)驗(yàn)練習(xí)與語法手冊(cè)

      Verilog HDL實(shí)驗(yàn)練習(xí)與語法手冊(cè)-高教
      2016-05-11 11:30:190

      Verilog_HDL教程

      Verilog_HDL教程,又需要的朋友下來看看
      2016-05-11 17:30:150

      Verilog+HDL實(shí)用教程-電科

      Verilog+HDL實(shí)用教程-電科，下來看看。
      2016-05-11 17:30:1534

      _Verilog_HDL的基本語法

      Verilog_HDL語言的學(xué)習(xí)，為FPGA編程打下堅(jiān)實(shí)的基礎(chǔ)
      2016-05-19 16:40:5212

      Verilog HDL應(yīng)用程序設(shè)計(jì)實(shí)例精講

      Verilog HDL應(yīng)用程序設(shè)計(jì)實(shí)例精講
      2016-05-20 11:16:35284

      Verilog HDL 華為入門教程

      Verilog HDL 華為入門教程
      2016-06-03 16:57:5345

      Verilog HDL入門教程

      本文主要介紹了Verilog HDL 語言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL設(shè)計(jì)方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡(jiǎn)單的設(shè)計(jì)代碼并能夠進(jìn)行一些簡(jiǎn)單設(shè)計(jì)的Verilog HDL建模。
      2016-07-15 15:27:000

      Verilog HDL數(shù)字設(shè)計(jì)與綜合_夏宇聞譯（第二版）

      verilog HDL，fpga，硬件電路學(xué)習(xí)資料
      2016-09-01 14:55:490

      設(shè)計(jì)與驗(yàn)證：Verilog HDL(清晰PDF)

      設(shè)計(jì)與驗(yàn)證，很不錯(cuò)的一本書，《設(shè)計(jì)與驗(yàn)證》以實(shí)例講解的方式對(duì)HDL語言的設(shè)計(jì)方法進(jìn)行介紹。全書共分9章，第1章至第3章主要介紹了Verilog HDL語言的基本概念、設(shè)計(jì)流程、語法及建模方式等內(nèi)容
      2016-10-10 17:04:40566

      Verilog HDL設(shè)計(jì)(進(jìn)階)

      Verilog HDL設(shè)計(jì)(進(jìn)階)，感興趣的小伙伴們可以瞧一瞧。
      2016-11-10 15:29:3615

      Verilog HDL設(shè)計(jì)(入門)

      Verilog HDL設(shè)計(jì)(入門)，感興趣的小伙伴們可以瞧一瞧。
      2016-11-10 15:29:3623

      Verilog HDL設(shè)計(jì)(提高)

      Verilog HDL設(shè)計(jì)(提高)，感興趣的小伙伴們可以瞧一瞧。
      2016-11-10 15:29:3615

      基于FPGA Verilog-HDL語言的串口設(shè)計(jì)

      基于FPGA Verilog-HDL語言的串口設(shè)計(jì)
      2017-02-16 00:08:5935

      Verilog HDL入門教程之Verilog HDL數(shù)字系統(tǒng)設(shè)計(jì)教程

      本文檔的主要內(nèi)容詳細(xì)介紹的是Verilog HDL入門教程之Verilog HDL數(shù)字系統(tǒng)設(shè)計(jì)教程。
      2018-09-20 15:51:2680

      如何設(shè)計(jì)常用模塊的Verilog HDL？

      本文檔的主要內(nèi)容詳細(xì)介紹的是常用模塊的Verilog HDL設(shè)計(jì)詳細(xì)資料免費(fèi)下載。
      2018-10-16 11:12:5420

      Verilog HDL入門教程

      本文主要介紹了Verilog HDL 語言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL 設(shè)計(jì)方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡(jiǎn)單的設(shè)計(jì)代碼并能夠進(jìn)行一些簡(jiǎn)單設(shè)計(jì)的Verilog HDL建模。
      2019-02-11 08:00:0095

      Verilog HDL作為現(xiàn)在最流行的FPGA開發(fā)語言 是入門的基礎(chǔ)

      Verilog HDL作為現(xiàn)在最流行的FPGA開發(fā)語言，當(dāng)然是入門基礎(chǔ)。
      2019-02-18 14:47:0010320

      FPGA視頻教程之Verilog基礎(chǔ)的詳細(xì)資料說明

      本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA視頻教程之Verilog基礎(chǔ)的詳細(xì)資料說明包括了:1.Verilog HDL簡(jiǎn)介，2.Verilog HDL模型的基本結(jié)構(gòu)，3.Verilog HDL模塊的組成
      2019-03-21 15:02:4937

      Verilog HDL語言及VIVADO的應(yīng)用

      中國大學(xué)MOOC 本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開發(fā)開始，深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進(jìn)階應(yīng)用。
      2019-08-06 06:12:003450

      數(shù)字設(shè)計(jì)FPGA應(yīng)用：Verilog HDL語言基本結(jié)構(gòu)

      本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開發(fā)開始，深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進(jìn)階應(yīng)用。
      2019-12-02 07:10:002914

      使用Verilog HDL進(jìn)行FPGA和CPLD設(shè)計(jì)的小技巧免費(fèi)下載

      這是一個(gè)在設(shè)計(jì)中常犯的錯(cuò)誤列表這些錯(cuò)誤常使得你的設(shè)計(jì)不可靠或速度較慢為了提高你的設(shè)計(jì)性能和提高速度的可靠性你必須確定你的設(shè)計(jì)通過所有的這些檢查
      2019-06-11 15:33:572

      Verilog HDL的基礎(chǔ)知識(shí)詳細(xì)說明

      硬件描述語言基本語法和實(shí)踐 （1）VHDL 和Verilog HDL的各自特點(diǎn)和應(yīng)用范圍 （2）Verilog HDL基本結(jié)構(gòu)語言要素與語法規(guī)則 （3） Verilog HDL組合邏輯語句結(jié)構(gòu)
      2019-07-03 17:36:0053

      Verilog HDL語言技術(shù)要點(diǎn)

      的是硬件描述語言。最為流行的硬件描述語言有兩種Verilog HDL/VHDL，均為IEEE標(biāo)準(zhǔn)。Verilog HDL具有C語言基礎(chǔ)就很容易上手，而VHDL語言則需要Ada編程基礎(chǔ)。另外Verilog
      2020-09-01 11:47:094002

      使用Verilog HDL和FPGA芯片實(shí)現(xiàn)交通燈的論文說明

      Verilog HDL作為一種規(guī)范的硬件描述語言，被廣泛應(yīng)用于電路的設(shè)計(jì)中。它的設(shè)計(jì)描述可被不同的工具所支持，可用不同器件來實(shí)現(xiàn)。利用Verilog HDL語言自頂向下的設(shè)計(jì)方法設(shè)計(jì)交通燈控制系統(tǒng)
      2020-10-10 17:08:0034

      Verilog HDL的禮物-Verilog HDL掃盲文下載

      很多進(jìn)入FPGA世界不久得朋友，第一個(gè)要學(xué)習(xí)當(dāng)然是HDL語言，在網(wǎng)上流行的有Verilog和VDL這兩個(gè)HDL語言。如果讀者是 VDL HDL語言的愛好者，那么讀者以立即把這本筆記關(guān)了。在筆者的眼中
      2021-04-30 09:24:3225

      Verilog HDL基礎(chǔ)語法入門

      簡(jiǎn)單介紹Verilog HDL語言和仿真工具。
      2021-05-06 16:17:10617

      Verilog HDL verilog hdl和vhdl的區(qū)別

      Verilog HDL是一種以文本形式描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的硬件描述語言，也可描述邏輯電路圖、邏輯表達(dá)式等。Verilog HDL和VHDL是目前主流的、最受歡迎的兩種硬件描述語言。
      2021-07-23 14:36:559911

      教你們?nèi)绾问褂?b class="flag-6" style="color: red">Verilog HDL在FPGA上進(jìn)行圖像處理

      該FPGA項(xiàng)目旨在詳細(xì)展示如何使用Verilog處理圖像，從Verilog中讀取輸入位圖圖像（.bmp），處理并將處理結(jié)果寫入Verilog中的輸出位圖圖像。提供了用于讀取圖像、圖像處理和寫入圖像
      2021-09-23 16:17:073476

      Verilog HDL入門教程.pdf

      Verilog HDL入門教程.pdf
      2021-11-02 16:27:14108

      （70）Verilog HDL測(cè)試激勵(lì)：復(fù)位激勵(lì)2

      （70）Verilog HDL測(cè)試激勵(lì)：復(fù)位激勵(lì)21.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）Verilog HDL測(cè)試激勵(lì)：復(fù)位激勵(lì)25）結(jié)語1.2 FPGA簡(jiǎn)介FPGA
      2021-12-29 19:42:091

      （69）Verilog HDL測(cè)試激勵(lì)：時(shí)鐘激勵(lì)2

      （69）Verilog HDL測(cè)試激勵(lì)：時(shí)鐘激勵(lì)21.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）Verilog HDL測(cè)試激勵(lì)：時(shí)鐘激勵(lì)25）結(jié)語1.2 FPGA簡(jiǎn)介FPGA
      2021-12-29 19:42:190

      （59）Verilog HDL測(cè)試激勵(lì)：時(shí)鐘激勵(lì)1

      （59）Verilog HDL測(cè)試激勵(lì)：時(shí)鐘激勵(lì)11.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）Verilog HDL測(cè)試激勵(lì)：時(shí)鐘激勵(lì)15）結(jié)語1.2 FPGA簡(jiǎn)介FPGA
      2021-12-29 19:42:290

      （77）Verilog HDL測(cè)試激勵(lì)：復(fù)位激勵(lì)3

      （77）Verilog HDL測(cè)試激勵(lì)：復(fù)位激勵(lì)31.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）Verilog HDL測(cè)試激勵(lì)：復(fù)位激勵(lì)35）結(jié)語1.2 FPGA簡(jiǎn)介FPGA
      2021-12-29 19:42:390

      （60）Verilog HDL測(cè)試激勵(lì)：復(fù)位激勵(lì)1

      （60）Verilog HDL測(cè)試激勵(lì)：復(fù)位激勵(lì)11.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）Verilog HDL測(cè)試激勵(lì)：復(fù)位激勵(lì)15）結(jié)語1.2 FPGA簡(jiǎn)介FPGA
      2021-12-29 19:42:492

      （76）Verilog HDL測(cè)試激勵(lì)：時(shí)鐘激勵(lì)3

      （76）Verilog HDL測(cè)試激勵(lì)：時(shí)鐘激勵(lì)31.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）Verilog HDL測(cè)試激勵(lì)：時(shí)鐘激勵(lì)35）結(jié)語1.2 FPGA簡(jiǎn)介FPGA
      2021-12-29 19:43:002

      Verilog HDL入門教程-Verilog HDL的基本語法

      Verilog HDL入門教程-Verilog HDL的基本語法
      2022-01-07 09:23:42159

      Verilog HDL語言的一些基本知識(shí)

      Verilog HDL 入門教程
      2022-08-08 14:36:225

      Verilog HDL程序設(shè)計(jì)案例

      fpga學(xué)習(xí)，verilog學(xué)習(xí)，verilog經(jīng)典學(xué)習(xí)代碼
      2023-02-13 09:32:1515

      二十進(jìn)制編碼器及Verilog HDL描述 Verilog HDL程序的基本結(jié)構(gòu)及特點(diǎn)

      節(jié)通過硬件描述語言Verilog HDL對(duì)二十進(jìn)制編碼器的描述，介紹Verilog HDL程序的基本結(jié)構(gòu)及特點(diǎn)。
      2023-08-28 09:54:341116

      已全部加載完成

      RM新时代网站-首页