電子發(fā)燒友App
創(chuàng)作
發(fā)文章
發(fā)帖 
提問(wèn) 
發(fā)資料
發(fā)視頻資料介紹
影響FPGA設(shè)計(jì)中時(shí)鐘因素的探討:時(shí)鐘是整個(gè)電路最重要、最特殊的信號(hào)，系統(tǒng)內(nèi)大部分器件的動(dòng)作都是在時(shí)鐘的跳變沿上進(jìn)行, 這就要求時(shí)鐘信號(hào)時(shí)延差要非常小, 否則就可能造成時(shí)序邏輯狀態(tài)出錯(cuò)；因而明確FPGA設(shè)計(jì)中決定系統(tǒng)時(shí)鐘的因素，盡量較小時(shí)鐘的延時(shí)對(duì)保證設(shè)計(jì)的穩(wěn)定性有非常重要的意義。
1、1 建立時(shí)間與保持時(shí)間
建立時(shí)間（Tsu：set up time）是指在時(shí)鐘沿到來(lái)之前數(shù)據(jù)從不穩(wěn)定到穩(wěn)定所需的時(shí)間，如果建立的時(shí)間不滿足要求那么數(shù)據(jù)將不能在這個(gè)時(shí)鐘上升沿被穩(wěn)定的打入觸發(fā)器；保持時(shí)間（Th：hold time）是指數(shù)據(jù)穩(wěn)定后保持的時(shí)間，如果保持時(shí)間不滿足要求那么數(shù)據(jù)同樣也不能被穩(wěn)定的打入觸發(fā)器。建立與保持時(shí)間的簡(jiǎn)單示意圖如下圖1所示。
1、1 建立時(shí)間與保持時(shí)間
建立時(shí)間（Tsu：set up time）是指在時(shí)鐘沿到來(lái)之前數(shù)據(jù)從不穩(wěn)定到穩(wěn)定所需的時(shí)間，如果建立的時(shí)間不滿足要求那么數(shù)據(jù)將不能在這個(gè)時(shí)鐘上升沿被穩(wěn)定的打入觸發(fā)器；保持時(shí)間（Th：hold time）是指數(shù)據(jù)穩(wěn)定后保持的時(shí)間，如果保持時(shí)間不滿足要求那么數(shù)據(jù)同樣也不能被穩(wěn)定的打入觸發(fā)器。建立與保持時(shí)間的簡(jiǎn)單示意圖如下圖1所示。
下載該資料的人也在下載
下載該資料的人還在閱讀
更多 >
- FPGA在視頻處理中的應(yīng)用綜述 18次下載
- 基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)畢業(yè)設(shè)計(jì)論文 73次下載
- 一種基于FPGA的時(shí)鐘同功耗步信息采集方法 6次下載
- 大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略詳細(xì)說(shuō)明 14次下載
- FPGA硬件基礎(chǔ)之FPGA時(shí)鐘資源的工程文件免費(fèi)下載 15次下載
- FPGA的時(shí)鐘資源鎖相環(huán)的學(xué)習(xí)課件 13次下載
- FPGA的時(shí)鐘資源詳細(xì)資料說(shuō)明 20次下載
- 如何使用FPGA設(shè)計(jì)SDH的設(shè)備時(shí)鐘詳細(xì)原理和測(cè)試資料概述 16次下載
- 如何正確使用FPGA的時(shí)鐘資源 22次下載
- 低功耗時(shí)鐘門(mén)控算術(shù)邏輯單元在不同FPGA中的時(shí)鐘能量分析 0次下載
- DLL在_FPGA時(shí)鐘設(shè)計(jì)中的應(yīng)用 1次下載
- FPGA異步時(shí)鐘設(shè)計(jì)中的同步策略 63次下載
- FPGA時(shí)鐘分配網(wǎng)絡(luò)設(shè)計(jì)技術(shù)
- DLL在FPGA時(shí)鐘設(shè)計(jì)中的應(yīng)用
- 一種FPGA時(shí)鐘網(wǎng)絡(luò)中鎖相環(huán)的實(shí)現(xiàn)方案
- FPGA中時(shí)鐘的用法 1368次閱讀
- 如何從PCB到FPGA獲取用戶時(shí)鐘 741次閱讀
- 一文詳解Xilin的FPGA時(shí)鐘結(jié)構(gòu) 3265次閱讀
- 基于FPGA的二進(jìn)制時(shí)鐘設(shè)計(jì)方案 2067次閱讀
- 基于FPGA芯片實(shí)現(xiàn)數(shù)據(jù)時(shí)鐘同步設(shè)計(jì)方案 6421次閱讀
- 淺談FPGA內(nèi)部的時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì) 2770次閱讀
- 如何利用FPGA設(shè)計(jì)一個(gè)跨時(shí)鐘域的同步策略？ 5435次閱讀
- FPGA器件的時(shí)鐘設(shè)計(jì) 7875次閱讀
- 異步電路中時(shí)鐘如何同步的多種方法 1.3w次閱讀
- 設(shè)計(jì)PLD/FPGA時(shí)常用的時(shí)鐘類(lèi)型 4242次閱讀
- 基于FPGA的高精度同步時(shí)鐘系統(tǒng)設(shè)計(jì) 7096次閱讀
- FPGA中的多時(shí)鐘域設(shè)計(jì) 1158次閱讀
- 影響FPGA設(shè)計(jì)周期生產(chǎn)力的最大因素是什么？ 634次閱讀
- FPGA全局時(shí)鐘和第二全局時(shí)鐘資源的使用方法 4665次閱讀
- FPGA設(shè)計(jì)小Tips：如何正確使用FPGA的時(shí)鐘資源 1.9w次閱讀
上傳資料賺積分下載排行
本周
- 1電子電路原理第七版PDF電子教材免費(fèi)下載
- 0.00 MB | 1491次下載 | 免費(fèi)
- 2單片機(jī)典型實(shí)例介紹
- 18.19 MB | 95次下載 | 1 積分
- 3S7-200PLC編程實(shí)例詳細(xì)資料
- 1.17 MB | 27次下載 | 1 積分
- 4筆記本電腦主板的元件識(shí)別和講解說(shuō)明
- 4.28 MB | 18次下載 | 4 積分
- 5開(kāi)關(guān)電源原理及各功能電路詳解
- 0.38 MB | 11次下載 | 免費(fèi)
- 6100W短波放大電路圖
- 0.05 MB | 4次下載 | 3 積分
- 7基于單片機(jī)和 SG3525的程控開(kāi)關(guān)電源設(shè)計(jì)
- 0.23 MB | 4次下載 | 免費(fèi)
- 8基于AT89C2051/4051單片機(jī)編程器的實(shí)驗(yàn)
- 0.11 MB | 4次下載 | 免費(fèi)
本月
- 1OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234313次下載 | 免費(fèi)
- 2PADS 9.0 2009最新版 -下載
- 0.00 MB | 66304次下載 | 免費(fèi)
- 3protel99下載protel99軟件下載(中文版)
- 0.00 MB | 51209次下載 | 免費(fèi)
- 4LabView 8.0 專(zhuān)業(yè)版下載 (3CD完整版)
- 0.00 MB | 51043次下載 | 免費(fèi)
- 5555集成電路應(yīng)用800例(新編版)
- 0.00 MB | 33562次下載 | 免費(fèi)
- 6接口電路圖大全
- 未知 | 30320次下載 | 免費(fèi)
- 7Multisim 10下載Multisim 10 中文版
- 0.00 MB | 28588次下載 | 免費(fèi)
- 8開(kāi)關(guān)電源設(shè)計(jì)實(shí)例指南
- 未知 | 21539次下載 | 免費(fèi)
總榜
- 1matlab軟件下載入口
- 未知 | 935053次下載 | 免費(fèi)
- 2protel99se軟件下載(可英文版轉(zhuǎn)中文版)
- 78.1 MB | 537793次下載 | 免費(fèi)
- 3MATLAB 7.1 下載 (含軟件介紹)
- 未知 | 420026次下載 | 免費(fèi)
- 4OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234313次下載 | 免費(fèi)
- 5Altium DXP2002下載入口
- 未知 | 233046次下載 | 免費(fèi)
- 6電路仿真軟件multisim 10.0免費(fèi)下載
- 340992 | 191183次下載 | 免費(fèi)
- 7十天學(xué)會(huì)AVR單片機(jī)與C語(yǔ)言視頻教程 下載
- 158M | 183277次下載 | 免費(fèi)
- 8proe5.0野火版下載(中文版免費(fèi)下載)
- 未知 | 138039次下載 | 免費(fèi)
工商網(wǎng)監(jiān)
評(píng)論