易靈思動態(tài)

• 

  易靈思FPGA產(chǎn)品的主要特點

  近年來，全球半導(dǎo)體供應(yīng)鏈屢受挑戰(zhàn)，芯片短缺問題一度對行業(yè)產(chǎn)生深遠影響。易靈思通過優(yōu)化供應(yīng)鏈管理、強化產(chǎn)能規(guī)劃，確?？蛻舻?/p>

  2024-12-04 標簽： fpga 芯片 接口 365 0

• 

  易靈思鈦金系列加密方案-V1

  硬件設(shè)計要求? 在之前的版本中，加密是通過VCC_AUX來供電的。在新的版本中已經(jīng)通過單獨的VQPS管腳來供電來實現(xiàn)。

  2024-10-30 標簽： fpga 加密方案 易靈思 823 0

• 

  易靈思Efinity入門使用-v8

  Step1:點擊設(shè)置 Step2:在Top level project path中輸入路徑 Step3:點擊

  2024-10-23 標簽： fpga 易靈思 905 0

• 

  易靈思下載器驅(qū)動安裝-v2

  該下載器把SPI與JTAG管腳進行了分開處理。鑒于JTAG使用較多，SPI使用較少，所以把JTAG放在插座上側(cè)。

  2024-10-16 標簽： fpga 易靈思 1083 0

• 

  邏輯布線鎖定 用FPGA實現(xiàn)TDC時的邏輯鎖定和布線鎖定

  在激光雷達中，使用FPGA實現(xiàn)TDC時需要手動約束進位鏈的位置。這里簡單記錄下。 Efinity從2022.1開始

  2024-10-15 標簽： fpga 布線 TDC 1755 0

• 

  LVDS的GCLK接收方案-v1

  在易靈思的器件上接收LVDS一般采用PLL接收，通過PLL產(chǎn)生兩個時鐘，一個是fast_clk，一個是slow_clk,

  2024-08-13 標簽： fpga lvds 易靈思 479 0

• 

  LVDS的GCLK接收方案

  在易靈思的器件上接收LVDS一般采用PLL接收，通過PLL產(chǎn)生兩個時鐘，一個是fast_clk，一個是slow_clk,

  2024-08-12 標簽： lvds 易靈思 1402 0

• 

  易靈思Trion FPGA PS配置模式--update(6)

  準備工作 PS模式首先要把Bitstream Generation中的 （1）JTAG模式選擇為Passive （2）根

  2024-07-23 標簽： fpga 易靈思 618 0

• 

  易靈思的時鐘網(wǎng)絡(luò)問題

  在T20中有16個全局時鐘網(wǎng)絡(luò)GCLK。在芯片的左右兩側(cè)各8個。全局時鐘管腳或者PLL的輸出時鐘通過左右兩個CLKMUX

  2024-06-20 標簽： 時鐘網(wǎng)絡(luò) 易靈思 1609 0

• FPGA產(chǎn)業(yè)發(fā)展的三大特色和趨勢，國產(chǎn)FPGA廠商有怎樣的機遇和挑戰(zhàn)

  電子發(fā)燒友網(wǎng)報道（文/吳子鵬）統(tǒng)計數(shù)據(jù)顯示，2022年全球FPGA市場規(guī)模為79.4億美元，2023年成長為93.6億美

  2024-05-31 標簽： fpga 安路科技 易靈思 3837 0

點擊查看更多