完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > vhdl
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,誕生于1982年。1987年底,VHDL被IEEE和美國國防部確認為標準硬件描述語言 。
文章:304個 瀏覽:128119次 帖子:559個
設(shè)計FPGA系統(tǒng)的三個基本原則是什么,了解一下
在這種方法中面積的復(fù)制可以換取速度的提高。支持的速度越高,就意味著可以實現(xiàn)更高的產(chǎn)品性能。一些注重產(chǎn)品性能的應(yīng)用領(lǐng)域可以采用并行處理技術(shù),實現(xiàn)面積換速度。
基于復(fù)雜可編程邏輯器件和VHDL語言實現(xiàn)半整數(shù)分頻器的設(shè)計
在數(shù)字系統(tǒng)設(shè)計中,根據(jù)不同的設(shè)計需要,經(jīng)常會遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等,有的還要求等占空比。在基于cpld(復(fù)雜可編程邏輯器件)的數(shù)字系統(tǒng)設(shè)計...
Verilog HDL是一種硬件描述語言,以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數(shù)字邏輯系統(tǒng)所完...
基于EDA技術(shù)和VHDL語言編程實現(xiàn)智能交通控制燈的設(shè)計
十字路口設(shè)計兩組交通燈分別控制東西和南北兩個方向的交通。如圖1所示,當東西方向的紅燈亮時,南北方向?qū)?yīng)綠燈亮,過渡階段黃燈亮,即東西方向紅燈亮的時間等于...
基于級聯(lián)結(jié)構(gòu)和VHDL語言的IIR數(shù)字濾波器在FPGA上實現(xiàn)設(shè)計
IIR數(shù)字濾波器在很多領(lǐng)域中有著廣闊的應(yīng)用。與FIR數(shù)字濾波器相比,它可以用較低的階數(shù)獲得高選擇性,所用存儲單元少,經(jīng)濟而效率高,在相同門級規(guī)模和相同時...
采用VHDL語言實現(xiàn)卷積碼編解碼器設(shè)計
數(shù)字信息在有噪信道中傳輸時,會受到噪聲干擾的影響,誤碼總是不可避免的。為了在已知信噪比的情況下達到一定的誤碼率指標,在合理設(shè)計基帶信號,選擇調(diào)制、解調(diào)方...
生成語句(GENERATE)是一種可以建立重復(fù)結(jié)構(gòu)或者是在多個模塊的表示形式之間進行選擇的語句。由于生成語句可以用來產(chǎn)生多個相同的結(jié)構(gòu),因此使用生成語句...
Verilog HDL是一種硬件描述語言,以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數(shù)字邏輯系統(tǒng)所完...
2019-11-13 標簽:電路圖vhdlverilog hdl 3347 0
深入淺出玩轉(zhuǎn)FPGA視頻:Quartus II調(diào)用ModeSim仿真實例
ModeSim是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù),編譯仿真速...
利用VHDL語言的FPGA試驗箱設(shè)計洗衣機模擬程序
本設(shè)計利用vhdl硬件描述語言在FPGA試驗箱設(shè)計洗衣機模擬程序?!衾?個LED表示待機、正轉(zhuǎn)、反轉(zhuǎn)三種工作狀態(tài)?!糇孕性O(shè)定洗衣機循環(huán)次數(shù)(最大為16...
當然階段四純屬個人的對未來的推測,但是,近年來,F(xiàn)PGA也高速發(fā)展,明顯有當年匯編語言開發(fā)到C高級語言開發(fā)的趨勢,我們是不是應(yīng)該不局限于只學習FPG...
通過LPM_ROM模塊和VHDL語言為核心設(shè)計多功能信號發(fā)生器
以FPGA芯片為載體, 通過QuartusII 的LPM_ROM 模塊和VHDL 語言為核心設(shè)計一個多功 能信號發(fā)生器,根據(jù)輸入信號的選擇可以輸出遞增鋸...
FCSR的基本原理和特性及VHDL可編程邏輯器件的實現(xiàn)
偽隨機信號在雷達、遙控、遙測、通信加密和無線電測量系統(tǒng)領(lǐng)域有著廣泛的應(yīng)用,其產(chǎn)生方法有多種途徑。進位反饋移位寄存器(feedbackwithcarrys...
在PCI總線上采用CPLD技術(shù)實現(xiàn)多種板卡的設(shè)計
PLD(可編程邏輯器件)以其操作靈活、使用方便、開發(fā)迅速、投資風險低的特點,很快發(fā)展起來,并越來越受人們的矚目。PLD是可以由用戶在工作現(xiàn)場編程的邏輯器...
采用VHDL語言和EDA工具實現(xiàn)超高頻射頻標簽數(shù)字電路
在研究讀寫器和射頻標簽通信過程的基礎(chǔ)上,結(jié)合EPC C1G2協(xié)議以及ISO/IEC18000.6協(xié)議, 采用VHDL語言設(shè)計出一種應(yīng)用于超高頻段的射頻標...
使用VHDL語言和FPGA技術(shù)實現(xiàn)高效微控制器內(nèi)核的設(shè)計
與傳統(tǒng)投片實現(xiàn)ASIC相比,F(xiàn)PGA具有實現(xiàn)速度快、風險小、可編程、可隨時更改升級等一系列優(yōu)點,因而得到了越米越廣泛的應(yīng)用。MCS-51應(yīng)用時間長、范圍...
通過VHDL語言和EPlC6Q240C8芯片實現(xiàn)16QAM調(diào)制器的設(shè)計
為了滿足現(xiàn)代通信系統(tǒng)對傳輸速率和帶寬提出的新要求。人們不斷地推出一些新的數(shù)字調(diào)制解調(diào)技術(shù)。正交幅度調(diào)制解調(diào)(quadrature ampli-tude ...
基于CPLD和VHDL實現(xiàn)時間控制器系統(tǒng)的設(shè)計
FUNC-CTRL模塊控制系統(tǒng)處于不同的功能狀態(tài),并產(chǎn)生不同的控制信號分別控制TIME-SET模塊和CLOCK模塊,而這3個模塊的輸出連接到COMPAR...
在學習一門技術(shù)之前我們往往從它的編程語言入手,比如學習單片機時,我們往往從匯編或者C語言入門。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |