RM新时代网站-首页

您好,歡迎來電子發(fā)燒友網(wǎng)! ,新用戶?[免費(fèi)注冊]

您的位置:電子發(fā)燒友網(wǎng)>源碼下載>數(shù)值算法/人工智能>

FPGA并行時序驅(qū)動布局算法

大?。?/span>1.14 MB 人氣: 2018-02-26 需要積分:1

  傳統(tǒng)的基于模擬退火的現(xiàn)場可編程門陣列( FPGA)時序驅(qū)動布局算法在時延代價的計(jì)算上存在一定誤差,已有的時序優(yōu)化算法能夠改善布局質(zhì)量,但增加了時耗。針對上述問題,提出一種基于事務(wù)內(nèi)存( TM)的并行FPGA時序布局算法TM—DCP。將退火過程分發(fā)至多線程執(zhí)行,利用TM機(jī)制保證共享內(nèi)存訪問的合法性,并將改進(jìn)的時序優(yōu)化算法嵌入到事務(wù)中并發(fā)執(zhí)行。測試結(jié)果表明,與通用布局布線工具相比,8線程下的TM—DCP算法在總線長僅有輕微增加的情況下,關(guān)鍵路徑時延平均降低了4.2%,同時獲得了1.7倍的加速,且其執(zhí)行速度隨線程數(shù)的增加具有較好的可擴(kuò)展性。

FPGA并行時序驅(qū)動布局算法

非常好我支持^.^

(0) 0%

不好我反對

(0) 0%

      發(fā)表評論

      用戶評論
      評價:好評中評差評

      發(fā)表評論,獲取積分! 請遵守相關(guān)規(guī)定!

      ?
      RM新时代网站-首页