RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PLDA在FPGA上支持PCIe? 4.0 v0.9的PCIe軟IP解決方案

YCqV_FPGA_EETre ? 來源:未知 ? 作者:佚名 ? 2017-09-24 06:17 ? 次閱讀

PLDA的XpressRICH4?和XpressRICH4-AXI?為Xilinx? Virtex? Ultrascale+? FPGA提供PCIe 4.0 v0.9支持,為FPGA技術(shù)提供最先進(jìn)、最高性能的互連技術(shù)。

PLDA今日宣布推出在FPGA上支持PCIe? 4.0 v0.9的PCIe軟IP解決方案。PLDA的XpressRICH4?和XpressRICH4-AXI? IP解決方案已證明具有可靠的可靠性,許多ASIC和SoC已經(jīng)投入生產(chǎn)。

PLDA PCIe 4.0軟IP解決方案現(xiàn)在支持最新功能,這些功能已強(qiáng)制納入PCIe 4.0規(guī)范,包括支持EIEOS。

此外,經(jīng)在由PCIe 4.0 x86提供支持的早期平臺(tái)(具有端到端DMA流量)上驗(yàn)證,面向Virtex Ultrascale+的PLDA PCIe 4.0軟IP在硬件中的運(yùn)行速度為16GT/s。這些測(cè)試證明PLDA PCIe 4.0 IP在PLDA的PCIe 3.0至PCIe 4.0透明模式交換機(jī)上運(yùn)行時(shí)可實(shí)現(xiàn)最大的吞吐量。

歡迎光臨TSMC OIP圣克拉拉(9月13日)和IP SoC上海(9月14日)研討會(huì),您將有機(jī)會(huì)認(rèn)識(shí)我們的團(tuán)隊(duì)、參觀我們的演示會(huì)并了解我們的PCIe 4.0解決方案

關(guān)于PLDA XpressRICH4:PLDA的XpressRICH4是一種高度可配置的PCIe 4.0接口軟IP,支持端點(diǎn)、根端口、交換機(jī)、橋接器以及SR-IOV、多功能、數(shù)據(jù)保護(hù)(ECC、ECRC)、ATS、TPH、 AER等高級(jí)功能。

關(guān)于PLDA XpressRICH4-AXI:PLDA的XpressRICH4-AXI是一種企業(yè)級(jí)PCIe 4.0接口軟IP,具有可配置的AMBA AXI3/AXI4用戶界面和高性能DMA、地址轉(zhuǎn)換、排序規(guī)則監(jiān)督、ECAM、數(shù)據(jù)保護(hù)(ECC、ECRC)。支持SR-IOV、6 BARs+ EPROM和開放式中斷接口。

關(guān)于PLDA XpressSWITCH:XpressSWITCH是一款可定制的嵌入式PCIe交換機(jī),專為ASIC和FPGA實(shí)現(xiàn)而設(shè)計(jì),支持一個(gè)上行端口和多個(gè)下行端口連接,提供大量的配置選擇。該產(chǎn)品支持PCIe 3.0至PCIe 4.0交換機(jī)。

關(guān)于PLDA檢測(cè)儀:該檢測(cè)儀是一個(gè)PCI Express 4.0 主機(jī)平臺(tái),適用于PCIe 4.0硅芯片、設(shè)備和軟件的診斷和性能優(yōu)化。它支持在L0階段前和L0階段后診斷PHY和鏈路問題,測(cè)試您的通道邊限電路并在x86環(huán)境中驗(yàn)證和優(yōu)化你的PCIe 4.0設(shè)備性能。

關(guān)于PLDA20多年來,PLDA一直成功提供PCI和PCI Express IP。憑借逾6,200項(xiàng)許可證,PLDA已建立起龐大的客戶群和全球最廣泛的PCIe生態(tài)系統(tǒng)。PLDA在四代PCI Express規(guī)格中一直保持領(lǐng)導(dǎo)地位,使客戶能夠降低風(fēng)險(xiǎn)并加快其基于ASIC和FPGA的設(shè)計(jì)的上市時(shí)間。PLDA提供全面的PCIe解決方案,涵蓋IP核、用于ASIC原型設(shè)計(jì)的FPGA電路板、PCIe BFM/試驗(yàn)臺(tái)、PCIe驅(qū)動(dòng)器和API。PLDA是一家全球性公司,在北美洲(加州圣何塞)和歐洲(法國(guó)、意大利、保加利亞)設(shè)有辦事處。

往期精彩回顧

一個(gè)新穎的系統(tǒng)架構(gòu): Kintex-7 FPGA + Nvidia TX2 = 16通道高速ADC數(shù)據(jù)采集系統(tǒng)

Xilinx、Arm、Cadence和臺(tái)積公司共同宣布全球首款采用7納米工藝的CCIX測(cè)試芯片

嵌入式開發(fā)者福音,華為 FPGA 加速云服務(wù)器來了!

【專家坐堂Q&A】我無法在我的 IPI 設(shè)計(jì)中仿真 MicroBlaze MCS

震驚! 基于 Xilinx Kintex UltraScale實(shí)現(xiàn)nvNITRO NVMe超高速加速器卡

Python是增長(zhǎng)最快的主流編程語言

Xilinx 助力華為 FPGA 加速云服務(wù)器,將機(jī)器學(xué)習(xí)、數(shù)據(jù)分析與視頻處理性能提升 10 倍以上

硬件云?Yes,Aldec推出基于Xilinx FPGA實(shí)現(xiàn)的HES硬件云臺(tái)

如何使用可編程邏輯為按鈕輸入消抖

發(fā)射本振泄漏—零中頻架構(gòu)中令人煩惱的問題

Xilinx 開發(fā)者大會(huì)論文征集開始了!

性能飛升350%~400%!Xilinx DSP slices實(shí)現(xiàn)SDF 流水 FFT Core

通過Xilinx工具和Amazon EC2云上的InTime優(yōu)化設(shè)計(jì)性能

手把手教你FPGA存儲(chǔ)器項(xiàng)使用DRAM

百度云RSA解密加速服務(wù)

【下載】8 位點(diǎn)積加速

售價(jià)59$的WiFi/藍(lán)牙Pmod模塊Murata 1DX上市!

一種基于Zynq的新型工業(yè)4.0以太網(wǎng)Kit

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1628

    文章

    21712

    瀏覽量

    602795
  • PLDA
    +關(guān)注

    關(guān)注

    1

    文章

    4

    瀏覽量

    3837

原文標(biāo)題:PLDA宣布面向FPGA推出支持PCIe? 4.0 v0.9的控制器,允許在FPGA上即時(shí)完成PCIe 4.0實(shí)現(xiàn)

文章出處:【微信號(hào):FPGA-EETrend,微信公眾號(hào):FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    PCIe 4.0與3.0的區(qū)別 PCIe設(shè)備的故障排除方法

    PCIe 4.0與3.0的區(qū)別 PCIe(Peripheral Component Interconnect Express)是一種高速計(jì)算機(jī)總線,用于連接主板和附加卡。PCIe
    的頭像 發(fā)表于 11-26 15:12 ?440次閱讀

    pcie 4.0pcie 5.0的區(qū)別

    per second),這意味著x16配置下,PCIe 4.0的理論最大帶寬為64 GB/s。而PCIe 5.0則進(jìn)一步提升,每通道速率達(dá)到了32 GT/s,x16配置下的理論最大
    的頭像 發(fā)表于 11-13 10:35 ?1973次閱讀

    主板優(yōu)化PCIe通道設(shè)置

    主板優(yōu)化PCIe通道設(shè)置是提升系統(tǒng)性能的重要步驟,以下是具體的優(yōu)化建議: 一、了解主板和PCIe規(guī)格 查閱主板手冊(cè) :首先,需要了解主板支持
    的頭像 發(fā)表于 11-06 09:30 ?1300次閱讀

    如何測(cè)試PCIe插槽的速度

    插槽的速度取決于其版本和通道數(shù)。例如,PCIe 3.0 x16插槽的理論最大帶寬為32 Gbps,而PCIe 4.0 x16插槽的理論最大帶寬為64 Gbps。 2. 檢查硬件規(guī)格
    的頭像 發(fā)表于 11-06 09:23 ?1067次閱讀

    PCIe 4.0PCIe 3.0的性能對(duì)比

    /s。這意味著相同的通道數(shù)量下,PCIe 4.0的總帶寬是PCIe 3.0的兩倍。 1.1 理論帶寬 PCIe 3.0 :理論最大帶寬為3
    的頭像 發(fā)表于 11-06 09:22 ?1929次閱讀

    Cadence展示完整的PCIe 7.0 IP解決方案

    十多年來,Cadence 對(duì) PCIe 技術(shù)的堅(jiān)定承諾和支持,在業(yè)界有目共睹。我們深知強(qiáng)大 PCIe 生態(tài)系統(tǒng)的重要性,并感謝 PCI-SIG 提供的平臺(tái)。 PCI-SIG 開發(fā)者大
    的頭像 發(fā)表于 08-29 09:14 ?491次閱讀
    Cadence展示完整的<b class='flag-5'>PCIe</b> 7.0 <b class='flag-5'>IP</b><b class='flag-5'>解決方案</b>

    新思科技PCIe 7.0驗(yàn)證IP(VIP)的特性

    近期的博文《新思科技率先推出PCIe 7.0 IP解決方案,加速HPC和AI等萬億參數(shù)領(lǐng)域的芯片設(shè)計(jì)》中,新思科技宣布推出綜合全面的PCIe
    的頭像 發(fā)表于 07-24 10:11 ?617次閱讀
    新思科技<b class='flag-5'>PCIe</b> 7.0驗(yàn)證<b class='flag-5'>IP</b>(VIP)的特性

    pcie4.0插在3.0的主板上會(huì)怎么樣

    到現(xiàn)在的 PCIe 4.0。隨著新一代 PCIe 4.0 插槽的推出,許多用戶可能會(huì)面臨一個(gè)問題:如果將 PCIe
    的頭像 發(fā)表于 07-10 10:16 ?3228次閱讀

    pcie4.0pcie3.0接口兼容嗎

    PCIe 4.0PCIe 3.0接口多個(gè)方面實(shí)現(xiàn)了兼容性,PCIe 4.0
    的頭像 發(fā)表于 07-10 10:12 ?6821次閱讀

    新思科技推出業(yè)界首款PCIe 7.0 IP解決方案

    PCIe 7.0 IP解決方案,加速萬億參數(shù)領(lǐng)域的芯片設(shè)計(jì) 新思科技推出業(yè)界首款完整的PCIe 7.0 IP解決
    的頭像 發(fā)表于 06-29 15:13 ?602次閱讀

    新思科技推出業(yè)界首款PCIe 7.0 IP解決方案

    新思科技(Synopsys)近日宣布,推出業(yè)界首款完整的PCIe 7.0 IP解決方案,包括控制器、IDE安全模塊、PHY和驗(yàn)證IP。該解決方案
    的頭像 發(fā)表于 06-25 09:46 ?483次閱讀

    FPGAPCIE接口應(yīng)用需要注意哪些問題

    FPGAPCIe接口應(yīng)用是一個(gè)復(fù)雜的任務(wù),需要考慮多個(gè)方面的問題以確保系統(tǒng)的穩(wěn)定性和性能。以下是FPGA
    發(fā)表于 05-27 16:17

    FPGAIP核使用技巧

    夠與所使用的FPGA平臺(tái)和開發(fā)工具無縫集成。 閱讀和理解IP核的文檔 : 使用IP核之前
    發(fā)表于 05-27 16:13

    高性能NVMe主機(jī)控制器,Xilinx FPGA PCIe 3

    Self-test管理、IO(Page)讀寫、DMA讀寫和數(shù)據(jù)擦除功能,提供用戶一個(gè)簡(jiǎn)單高效的接口實(shí)現(xiàn)高性能存儲(chǔ)解決方案。NVMe Host Controller IP DMA讀寫的順序傳輸長(zhǎng)度可以配置
    發(fā)表于 04-20 14:41

    PCIe控制器(FPGA或ASIC),PCIe-AXI-Controller

    Transaction Layer的所有功能特性,不僅內(nèi)置DMA控制器,而且具備AXI4用戶接口,提供一個(gè)高性能,易于使用,可定制化的PCIe-AXI互連解決方案,同時(shí)適用于ASIC和FPGA。
    的頭像 發(fā)表于 02-21 15:15 ?874次閱讀
    <b class='flag-5'>PCIe</b>控制器(<b class='flag-5'>FPGA</b>或ASIC),<b class='flag-5'>PCIe</b>-AXI-Controller
    RM新时代网站-首页