RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA之家

文章:882 被閱讀:368.5w 粉絲數(shù):199 關(guān)注數(shù):0 點(diǎn)贊數(shù):73

廣告

spi master接口的fpga實(shí)現(xiàn)

前言 當(dāng)你器件的引腳賊少的時(shí)候,需要主機(jī)和從機(jī)通信,spi就派上了用場,它可以一對多,但只是片選到的....
的頭像 FPGA之家 發(fā)表于 11-16 10:35 ?347次閱讀
spi master接口的fpga實(shí)現(xiàn)

經(jīng)典濾波器的設(shè)計(jì)說明

摘要 經(jīng)典濾波器的濾波思路是從頻率域上將噪聲濾掉,關(guān)鍵是設(shè)計(jì)相應(yīng)的濾波器傳遞函數(shù)H(s)、H(z),....
的頭像 FPGA之家 發(fā)表于 11-15 12:38 ?1070次閱讀
經(jīng)典濾波器的設(shè)計(jì)說明

JTAG的基礎(chǔ)知識

JTAG是一種IEEE標(biāo)準(zhǔn)用來解決板級問題,開發(fā)于上個(gè)世紀(jì)80年代。今天JTAG被用來燒錄、debu....
的頭像 FPGA之家 發(fā)表于 11-15 10:02 ?277次閱讀
JTAG的基礎(chǔ)知識

實(shí)現(xiàn)基于FPGA的16階級聯(lián)IIR帶通濾波器

什么叫濾波器? 簡單的說,就像篩米,留下你需要的米,濾掉不需要的米頭。過濾的功能。 什么叫數(shù)字濾波器....
的頭像 FPGA之家 發(fā)表于 11-13 10:42 ?337次閱讀
實(shí)現(xiàn)基于FPGA的16階級聯(lián)IIR帶通濾波器

精度測頻資料分享

① 利用電路的某種頻率響應(yīng)特性來測量頻率,如諧振測頻法[低頻測量,應(yīng)用較廣]、電橋測頻法[高頻、微....
的頭像 FPGA之家 發(fā)表于 11-12 11:41 ?209次閱讀
精度測頻資料分享

SDRAM同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的操作說明

SDRAM是做嵌入式系統(tǒng)中,常用是的緩存數(shù)據(jù)的器件?;靖拍钊缦拢ㄗ⒁鈪^(qū)分幾個(gè)主要常見存儲(chǔ)器之間的差....
的頭像 FPGA之家 發(fā)表于 11-05 17:35 ?349次閱讀
SDRAM同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的操作說明

Alpha半透明圖形疊加算法Matlab+Verilog的設(shè)計(jì)實(shí)現(xiàn)

Alpha通道是一個(gè)8位的灰度通道,該通道用256級灰度來記錄圖像中的透明度信息,定義透明、不透明和....
的頭像 FPGA之家 發(fā)表于 05-01 10:28 ?678次閱讀
Alpha半透明圖形疊加算法Matlab+Verilog的設(shè)計(jì)實(shí)現(xiàn)

視頻采集與處理入門:BT656標(biāo)準(zhǔn)介紹

一個(gè)視頻序列是由N個(gè)幀組成的,采集圖像的時(shí)候一般有2種掃描方式,一種是逐行掃描(progressiv....
的頭像 FPGA之家 發(fā)表于 04-30 11:50 ?3494次閱讀
視頻采集與處理入門:BT656標(biāo)準(zhǔn)介紹

Verilog到VHDL轉(zhuǎn)換的經(jīng)驗(yàn)與技巧總結(jié)

Verilog與VHDL語法是互通且相互對應(yīng)的,如何查看二者對同一硬件結(jié)構(gòu)的描述,可以借助EDA工具....
的頭像 FPGA之家 發(fā)表于 04-28 17:47 ?2417次閱讀
Verilog到VHDL轉(zhuǎn)換的經(jīng)驗(yàn)與技巧總結(jié)

深入剖析Xilinx Zynq的前沿優(yōu)勢

傳感器是任何工業(yè)系統(tǒng),尤其是工業(yè)物聯(lián)網(wǎng)解決方案的關(guān)鍵組成部分。從簡單的溫度測量熱電偶,到結(jié)合多個(gè)異構(gòu)....
的頭像 FPGA之家 發(fā)表于 04-26 09:56 ?706次閱讀
深入剖析Xilinx Zynq的前沿優(yōu)勢

揭秘FPGA設(shè)計(jì)難題:芯片出身也能影響性能表現(xiàn)

2000年的時(shí)候,做設(shè)計(jì)基本都是使用Xilinx公司的Virtex和Virtex-E系列芯片。那時(shí)候....
的頭像 FPGA之家 發(fā)表于 04-26 09:54 ?714次閱讀

高速串行I/O輕松實(shí)現(xiàn),GTP/GTX工作原理詳解

 芯片到芯片SERDES最初用于盒間通信。但是,因?yàn)樗艹錾靥幚硗粔K電路板上的芯片間通信,因而在....
的頭像 FPGA之家 發(fā)表于 04-11 11:11 ?910次閱讀
高速串行I/O輕松實(shí)現(xiàn),GTP/GTX工作原理詳解

STM32高手進(jìn)階之路與實(shí)用學(xué)習(xí)步驟

CPU是相通的,相信大部分的同學(xué)都學(xué)習(xí)過單片機(jī),是有一定基礎(chǔ)的。如果你碰到問題,去嘗試了,自己把問題....
的頭像 FPGA之家 發(fā)表于 03-13 09:38 ?595次閱讀

FPGA設(shè)計(jì)的IP和算法應(yīng)用綜述

IP(Intelligent Property) 核是具有知識產(chǎn)權(quán)核的集成電路芯核總稱,是經(jīng)過反復(fù)驗(yàn)....
的頭像 FPGA之家 發(fā)表于 03-07 09:35 ?1240次閱讀
FPGA設(shè)計(jì)的IP和算法應(yīng)用綜述

在Vivado Synthesis中怎么使用SystemVerilog接口連接邏輯呢?

SystemVerilog 接口的開發(fā)旨在讓設(shè)計(jì)中層級之間的連接變得更加輕松容易。 您可以把這類接....
的頭像 FPGA之家 發(fā)表于 03-04 15:25 ?946次閱讀
在Vivado Synthesis中怎么使用SystemVerilog接口連接邏輯呢?

Xilinx和Intel之外,還有誰掌握了"萬能芯片"的密鑰?

集成電路被譽(yù)為高端制造業(yè)的“皇冠明珠”,而在集成電路里,F(xiàn)PGA又被稱為“萬能芯片”,作為可定制的芯....
的頭像 FPGA之家 發(fā)表于 01-23 10:46 ?974次閱讀
Xilinx和Intel之外,還有誰掌握了"萬能芯片"的密鑰?

CPLD和FPGA的區(qū)別

CPLD和FPGA都是由邏輯陣列模塊構(gòu)成的,但是CPLD的LAB基于乘積和宏單元,而FPGA的LAB....
的頭像 FPGA之家 發(fā)表于 01-23 09:17 ?1082次閱讀

如何利用xilinx器件中LUT的結(jié)構(gòu)特征設(shè)計(jì)乘法器呢?

卷積占據(jù)了CNN網(wǎng)絡(luò)中絕大部分運(yùn)算,進(jìn)行乘法運(yùn)算通常都是使用FPGA中的DSP,這樣算力就受到了器件....
的頭像 FPGA之家 發(fā)表于 01-19 09:14 ?1426次閱讀
如何利用xilinx器件中LUT的結(jié)構(gòu)特征設(shè)計(jì)乘法器呢?

淺析FPGA的調(diào)試-內(nèi)嵌邏輯分析儀(SignalTap)原理及實(shí)例

對于FPGA調(diào)試,主要以Intel FPGA為例,在win10 Quartus ii 17.0環(huán)境下....
的頭像 FPGA之家 發(fā)表于 01-12 09:34 ?2515次閱讀
淺析FPGA的調(diào)試-內(nèi)嵌邏輯分析儀(SignalTap)原理及實(shí)例

FPGA系列之“速度等級”選型介紹

大家在進(jìn)行FPGA選型時(shí)都會(huì)看見一個(gè)參數(shù):Speed Grade,這就是芯片的速度等級。
的頭像 FPGA之家 發(fā)表于 01-08 09:20 ?3186次閱讀
FPGA系列之“速度等級”選型介紹

【Vivado約束學(xué)習(xí)】 時(shí)鐘約束介紹

在數(shù)字設(shè)計(jì)中,時(shí)鐘代表從寄存器(register)到寄存器可靠傳輸數(shù)據(jù)的時(shí)間基準(zhǔn)。
的頭像 FPGA之家 發(fā)表于 01-04 09:16 ?3055次閱讀
【Vivado約束學(xué)習(xí)】 時(shí)鐘約束介紹

I2C總線的基本用法 I2C總線硬件問題匯總

一般情況下, i2c 設(shè)備焊接沒什么問題,按照設(shè)備手冊一步步來,基本上就順風(fēng)順?biāo)軌蛴闷饋?。如果這么....
的頭像 FPGA之家 發(fā)表于 12-26 09:33 ?1302次閱讀
I2C總線的基本用法 I2C總線硬件問題匯總

FPGA之Verilog點(diǎn)燈小程序

首先個(gè)人用的是QuartusII11.0,開發(fā)板用的是CycloneIV的EP4CE6E22C8N芯....
的頭像 FPGA之家 發(fā)表于 12-25 09:13 ?1348次閱讀

FPGA設(shè)計(jì)技巧—多時(shí)鐘域和異步信號處理解決方案

有一個(gè)有趣的現(xiàn)象,眾多數(shù)字設(shè)計(jì)特別是與FPGA設(shè)計(jì)相關(guān)的教科書都特別強(qiáng)調(diào)整個(gè)設(shè)計(jì)最好采用唯一的時(shí)鐘域....
的頭像 FPGA之家 發(fā)表于 12-22 09:04 ?1525次閱讀
FPGA設(shè)計(jì)技巧—多時(shí)鐘域和異步信號處理解決方案

Fpga Verilog SDRAM模塊—單字讀寫案例

筆者與SDRAM有段不短的孽緣,它作為冤魂日夜不斷糾纏筆者。筆者嘗試過許多方法將其退散,不過屢試屢敗....
的頭像 FPGA之家 發(fā)表于 12-15 09:09 ?1424次閱讀
Fpga Verilog SDRAM模塊—單字讀寫案例

國產(chǎn)FPGA都有哪些廠商?

寫了這么多FPGA的文章卻從來沒有涉及過國產(chǎn)FPGA,很多網(wǎng)友甚至不知道還有國產(chǎn)FPGA。下面列舉一....
的頭像 FPGA之家 發(fā)表于 12-12 11:30 ?4658次閱讀

FPGA通過SPI對ADC配置簡介(三)3線SPI配置時(shí)序分析

AD9249的SPI控制模塊包含4根信號線,即CSB1、CSB2、SDIO以及SCLK。但CSB1、....
的頭像 FPGA之家 發(fā)表于 12-12 10:47 ?2505次閱讀
FPGA通過SPI對ADC配置簡介(三)3線SPI配置時(shí)序分析

FPGA通過SPI對ADC配置簡介(二)-4線SPI配置時(shí)序分析

本篇將以德州儀器(TI)的高速ADC芯片—ads52j90為例,進(jìn)行ADC的4線SPI配置時(shí)序介紹與....
的頭像 FPGA之家 發(fā)表于 12-11 09:05 ?1862次閱讀
FPGA通過SPI對ADC配置簡介(二)-4線SPI配置時(shí)序分析

嵌入式開發(fā)中I2C協(xié)議詳解

I2C協(xié)議中最重要的一點(diǎn)是I2C地址。這個(gè)地址有7位和10位兩種形式。
的頭像 FPGA之家 發(fā)表于 12-05 09:16 ?1655次閱讀
嵌入式開發(fā)中I2C協(xié)議詳解

TVM編譯器的整體架構(gòu)和基本方法

有將近兩個(gè)月沒有學(xué)習(xí)一些新東西,更新一下博客了。一直在忙公司的一個(gè)項(xiàng)目,是做一款支持LSTM和RNN....
的頭像 FPGA之家 發(fā)表于 11-30 09:36 ?2395次閱讀
TVM編譯器的整體架構(gòu)和基本方法
RM新时代网站-首页