集微網(wǎng)消息，根據(jù)海外知名半導(dǎo)體產(chǎn)業(yè)研究機(jī)構(gòu)Yole的預(yù)測(cè)，2023年，服務(wù)器市場(chǎng)廣義Chiplet芯片（含HBM+SoC）滲透率有望從此前的17%提高至28%。這一看似平平無奇的展望，其實(shí)意味著Chiplet產(chǎn)品，可能將在今年跨越滲透率加速的“臨界點(diǎn)”。

與呼之欲出的市場(chǎng)前景相呼應(yīng)，各界對(duì)Chiplet關(guān)注度也在近期陡然升溫，資本市場(chǎng)上相關(guān)概念股備受追捧，而產(chǎn)業(yè)界的討論，更已經(jīng)從“Why”向“How”進(jìn)一步深入。

在日前一場(chǎng)行業(yè)活動(dòng)中，集微網(wǎng)對(duì)國內(nèi)知名IP廠商-芯耀輝科技有限公司（簡稱芯耀輝）董事長曾克強(qiáng)先生進(jìn)行了專訪。作為擁有20多年半導(dǎo)體行業(yè)經(jīng)驗(yàn)的資深專家，曾克強(qiáng)帶領(lǐng)芯耀輝在Chiplet生態(tài)圈留下了活躍的身影，此次專訪中，他也向我們分享了對(duì)產(chǎn)業(yè)發(fā)展的獨(dú)到洞察。

接口IP，Chiplet產(chǎn)業(yè)落地的關(guān)鍵

在曾克強(qiáng)看來，講到Chiplet，繞不開的話題就是摩爾定律。歷經(jīng)半個(gè)多世紀(jì)的演進(jìn)，摩爾定律實(shí)際上已在逐漸失效，以英特爾CPU演化歷史為例，每顆芯片上集成的晶體管數(shù)量盡管在持續(xù)增加，但時(shí)鐘頻率的提升已非常艱難，散熱能力限制帶來的功耗墻同樣明顯，此外，從商業(yè)維度看，隨著先進(jìn)制程芯片研發(fā)制造成本飆升，晶體管單位成本的下降也難以為繼。

正因如此，集成電路的未來演進(jìn)，必須探討新的路徑，Chiplet便應(yīng)運(yùn)而生。

曾克強(qiáng)指出，Chiplet通過多個(gè)裸片片間集成，突破了單芯片SoC的諸多瓶頸，帶來一系列優(yōu)越特性。

首先，傳統(tǒng)SoC各功能模塊必須統(tǒng)一工藝制程，導(dǎo)致需要同步進(jìn)行迭代，而Chiplet則可以對(duì)芯片上部分單元在工藝上進(jìn)行最優(yōu)化的迭代，集成應(yīng)用較為廣泛和成熟的裸片，也有效降低了Chiplet芯片研制風(fēng)險(xiǎn)，減少了重新流片和封裝次數(shù)，節(jié)省研發(fā)投入，加速產(chǎn)品上市周期，并且通過靈活配置，可以增加產(chǎn)品組合，延長產(chǎn)品生命周期。

第二，Chiplet可以有效提高芯片良率。根據(jù)經(jīng)驗(yàn)?zāi)Ｐ?，晶片良率與晶片面積存在負(fù)相關(guān)關(guān)系，在典型缺陷密度下，1公分邊長的晶片良率就比1.5公分的晶片高出約25%。曾克強(qiáng)也表示，在同樣的缺陷分布的情況下，單芯片面積越大，良率越低，對(duì)應(yīng)制造成本越高，設(shè)計(jì)成本隨著制程演進(jìn)也在成倍大幅度增長，切分成小芯片可以有效降低設(shè)計(jì)、制造成本。

曾克強(qiáng)還特別談到，除了上述全球通行的產(chǎn)業(yè)邏輯，在我國當(dāng)前面臨的特殊環(huán)境下，Chiplet也有著特殊重要性：“現(xiàn)在產(chǎn)業(yè)鏈的發(fā)展在目前國際形勢(shì)下，的確是受到國際上的制約，這個(gè)帶來最大的挑戰(zhàn)是封鎖，但是最大的機(jī)會(huì)恰恰也是來自于封鎖所帶來的迫切的自主需求。因?yàn)榉怄i的問題，我們其實(shí)很難像以前那樣很方便地得到先進(jìn)制程代工，但這也很巧合的與Chiplet技術(shù)出現(xiàn)的原因類似，我們單靠工藝微縮道路走不下去了，在單位硅片面積上增加晶體管數(shù)量有困難，轉(zhuǎn)而需要追求在單個(gè)封裝內(nèi)部持續(xù)提升晶體管數(shù)，這也是目前發(fā)展Chiplet技術(shù)對(duì)國內(nèi)芯片產(chǎn)業(yè)最大的意義?！?/p>

在梳理了Chiplet技術(shù)興起的底層邏輯后，曾克強(qiáng)又為我們分析了Chiplet技術(shù)落地的前景與挑戰(zhàn)。

他表示，過去兩三年無疑是處于Chiplet生態(tài)早期，各家大的芯片公司把自己的芯片進(jìn)行分拆，依靠其內(nèi)部資源（in-house）進(jìn)行試水，片間互連上并沒有形成任何統(tǒng)一的標(biāo)準(zhǔn)，按自己的內(nèi)部定義協(xié)議在做。

而進(jìn)入2023年，曾克強(qiáng)表示：“我們明顯看到，屬于Chiplet一個(gè)新的時(shí)代在開啟，在這個(gè)時(shí)候，我們看到設(shè)計(jì)廠商對(duì)自己的Chiplet進(jìn)行自重用，自迭代，包括工藝和互聯(lián)標(biāo)準(zhǔn)也在逐步成型和統(tǒng)一。我們預(yù)計(jì)產(chǎn)業(yè)鏈再過若干年，將進(jìn)入Chiplet成熟期，就會(huì)真正進(jìn)入IP硬化時(shí)代，也會(huì)誕生一批新的公司，比如Chiplet小芯片設(shè)計(jì)公司、集成小芯片的大芯片設(shè)計(jì)公司、先進(jìn)封裝供應(yīng)商、提供統(tǒng)一先進(jìn)方法學(xué)實(shí)現(xiàn)Chiplet的EDA公司?！?/p>

與傳統(tǒng)的單片集成方法相比，Chiplet產(chǎn)品落地，die與die之間互連技術(shù)往往是最大挑戰(zhàn)。曾克強(qiáng)也感言，Chiplet技術(shù)要把原本一個(gè)大的晶片切成多個(gè)芯粒再封裝起來，傳統(tǒng)SoC片上網(wǎng)絡(luò)（NoC）在布線密度和信號(hào)傳輸質(zhì)量上遠(yuǎn)遠(yuǎn)高于Chiplet之間，Chiplet跨die之間的布線數(shù)量需求較SoC對(duì)外大增，因此需要開發(fā)大帶寬先進(jìn)封裝技術(shù)，盡可能提升在多個(gè)芯粒之間布線數(shù)量并提升傳輸質(zhì)量、密度和速度，而這在電路設(shè)計(jì)方面帶來很多挑戰(zhàn)，除了物理層設(shè)計(jì)，不同廠家之間產(chǎn)品互連也存在不同協(xié)議和方式，因此接口標(biāo)準(zhǔn)協(xié)議也需要互通。

從以上分析不難看出，Chiplet產(chǎn)業(yè)生態(tài)要走向繁榮，接口IP在性能和標(biāo)準(zhǔn)上的演進(jìn)將是一大關(guān)鍵。在目前Chiplet生態(tài)鏈的四大環(huán)節(jié)廠商（EDA，IP，封裝，F(xiàn)ab）中，IP供應(yīng)商尤其值得關(guān)注。更進(jìn)一步看，基于IP復(fù)用模式，設(shè)計(jì)能力較強(qiáng)的IP供應(yīng)商有潛力演變?yōu)镃hiplet小芯片的供應(yīng)商，不過這也要求相關(guān)廠商需具備高端芯片的設(shè)計(jì)能力及多品類的IP布局和平臺(tái)化運(yùn)作，這無疑對(duì)IP供應(yīng)商提出了更高要求。

推動(dòng)Chiplet本土生態(tài)，芯耀輝“當(dāng)仁不讓”

如何將一家公司的芯片共享給另一家公司？如何將多個(gè)不同來源的裸片（die）進(jìn)行連接和通信？

作為對(duì)上述瓶頸的回應(yīng)，行業(yè)內(nèi)近年來也涌現(xiàn)出多個(gè)Chiplet開放互連接口標(biāo)準(zhǔn)協(xié)議，如XSR、BOW、OpenHBI及至目前最為人熟知的UCIe，其推動(dòng)者均試圖將之打造為行業(yè)通用標(biāo)準(zhǔn)。

從行家的視角，曾克強(qiáng)指出UCIe在諸多技術(shù)特性上都占據(jù)了優(yōu)勢(shì)地位，提供了最佳的帶寬，能效和延遲組合，定義了完整的協(xié)議層，并在協(xié)議層重用了成熟的PCIe和CXL生態(tài)優(yōu)勢(shì)，所以目前得到了最為廣泛的青睞和支持，預(yù)計(jì)UCIe在標(biāo)準(zhǔn)封裝和先進(jìn)封裝領(lǐng)域?qū)⒄紦?jù)主導(dǎo)地位。

值得一提的是，芯耀輝正是國內(nèi)最早加入U(xiǎn)CIe聯(lián)盟的公司之一，其研究和投入得到了聯(lián)盟伙伴的認(rèn)可與肯定。目前，芯耀輝正與世界領(lǐng)先的芯片廠商和供應(yīng)商一起參與芯片互聯(lián)標(biāo)準(zhǔn)的制定和推進(jìn)，深度參與后摩爾時(shí)代的芯片架構(gòu)設(shè)計(jì)，加強(qiáng)與國際大廠的技術(shù)交流與合作。

而對(duì)技術(shù)趨勢(shì)和產(chǎn)業(yè)潮流的敏銳嗅覺，離不開芯耀輝從Monolithic時(shí)代業(yè)已在高速接口IP方面積累的技術(shù)優(yōu)勢(shì)和市場(chǎng)地位，從而為其在Chiplet時(shí)代的發(fā)展提供了堅(jiān)實(shí)基礎(chǔ)。

曾克強(qiáng)向我們介紹，作為國內(nèi)高速接口IP領(lǐng)域領(lǐng)軍企業(yè)，芯耀輝核心骨干均來自國際頂尖廠商，從業(yè)經(jīng)驗(yàn)均在20年以上，過往研發(fā)量產(chǎn)的芯片IP工藝覆蓋先進(jìn)制程，其高速接口IP產(chǎn)品在性能、可靠性和穩(wěn)定性等方面表現(xiàn)優(yōu)異，已經(jīng)被廣泛應(yīng)用于包括高性能計(jì)算、數(shù)據(jù)中心、智能汽車、人工智能、物聯(lián)網(wǎng)等各種半導(dǎo)體應(yīng)用場(chǎng)景中，在國內(nèi)高速接口IP領(lǐng)域擁有較高的市場(chǎng)份額和知名度，實(shí)現(xiàn)了國內(nèi)最完善的接口IP全系列覆蓋，且全系列產(chǎn)品都已經(jīng)實(shí)現(xiàn)了芯片測(cè)試成功。

此外，芯耀輝不僅提供高速接口IP，還提供完整的芯片解決方案，幫助客戶實(shí)現(xiàn)芯片設(shè)計(jì)、驗(yàn)證、測(cè)試等各個(gè)環(huán)節(jié)的高效銜接，整合產(chǎn)業(yè)鏈資源，為客戶提供一系列增值服務(wù)。

上述優(yōu)勢(shì)，在芯耀輝提供的D2D和C2C解決方案上也有充分展現(xiàn)。作為國內(nèi)率先推出的完整Chiplet D2D解決方案，基于對(duì)中國本地市場(chǎng)需求洞察，芯耀輝D2D IP涵蓋從10微米混合鍵到2.5D硅中介層、乃至10厘米以上短距離PCB信號(hào)線的所有互連場(chǎng)景及封裝類型，與目前國內(nèi)生產(chǎn)加工能力高度適配，同時(shí)其112G PAM4 XSR芯片也已成功流片實(shí)測(cè)。

曾克強(qiáng)指出，Chiplet同樣不只是簡單的IP技術(shù)，它其實(shí)是整個(gè)系統(tǒng)的設(shè)計(jì)，包括子系統(tǒng)的設(shè)計(jì)，封裝設(shè)計(jì)，PCB設(shè)計(jì)，ATE測(cè)試等，芯耀輝從一開始就把后端需求轉(zhuǎn)化對(duì)IP設(shè)計(jì)的要求，充分考慮下游客戶對(duì)Chiplet所需要的特性，從IP源頭來解決這些挑戰(zhàn)。從控制器，子系統(tǒng)，PHY幾個(gè)角度實(shí)現(xiàn)高性能、低功耗、低延遲，其提供的靈活配置PHY，可根據(jù)客戶場(chǎng)景得到最佳PPA效率。

除了積極參與UCIe等國際技術(shù)聯(lián)盟，芯耀輝也積極投身我國Chiplet本土生態(tài)的建設(shè)。

盡管我國從政府、院校到企業(yè)，對(duì)Chiplet這一新興技術(shù)的潛力都給予了高度重視，但國內(nèi)總體上還是缺乏必要的積累，包括技術(shù)和經(jīng)驗(yàn)的積累，標(biāo)準(zhǔn)協(xié)議的積累，人才，知識(shí)產(chǎn)權(quán)和專利的積累等。

曾克強(qiáng)表示，基于上述現(xiàn)實(shí)，我們沒有辦法單靠某一家或者某幾家公司來打造Chiplet生態(tài)，需要更多有志公司一起參與，分工合作，共同打造Chiplet產(chǎn)業(yè)鏈，而要發(fā)展中國自己的Chiplet產(chǎn)業(yè)鏈、生態(tài)鏈，就需要有自己的標(biāo)準(zhǔn)。

日前，由中科院計(jì)算所牽頭成立的中國計(jì)算機(jī)互連技術(shù)聯(lián)盟（CCITA）聯(lián)合集成電路企業(yè)和專家共同主導(dǎo)定義了小芯片接口總線技術(shù)要求，這是中國首個(gè)原生Chiplet標(biāo)準(zhǔn)，在2022年12月15日已經(jīng)通過工信部電子工業(yè)標(biāo)準(zhǔn)化技術(shù)協(xié)會(huì)的審定并發(fā)布，與UCIe相比，此標(biāo)準(zhǔn)既定義了并口，也定義了串口，協(xié)議層自定義數(shù)據(jù)包格式也不同，但是與UCIe保持兼容，可直接使用國內(nèi)已有生態(tài)，在封裝上，CCITA定義的Chiplet標(biāo)準(zhǔn)也主要采用國內(nèi)可實(shí)現(xiàn)的技術(shù)。

這一標(biāo)準(zhǔn)制定過程中，芯耀輝這家本土接口IP龍頭企業(yè)也“當(dāng)仁不讓”，作為重點(diǎn)貢獻(xiàn)企業(yè)深度參與了中國小芯片接口總線技術(shù)要求的編制工作，為Chiplet技術(shù)的應(yīng)用和發(fā)展提供了重要支持。

正如上文所述，芯耀輝的影響與貢獻(xiàn)與其在高速接口IP方面積累的技術(shù)優(yōu)勢(shì)和市場(chǎng)地位密不可分。眾所周知，IP在芯片設(shè)計(jì)中的重要性正不斷提升，尤其是對(duì)模電領(lǐng)域技術(shù)能力要求極高的接口IP，更是已經(jīng)成為SoC設(shè)計(jì)中“must have”的必選項(xiàng)，并因其技術(shù)壁壘，形成外購IP的通行做法，也帶動(dòng)接口IP成為各類IP中需求最旺盛、成長速度最快的細(xì)分市場(chǎng)。

成立于2020年6月的芯耀輝憑借IP產(chǎn)品質(zhì)量好、穩(wěn)定性高、兼容性強(qiáng)、跨工藝、可移植等獨(dú)特的價(jià)值和優(yōu)勢(shì)，以及強(qiáng)大的本地化支持服務(wù)，短短數(shù)年已經(jīng)在IP研發(fā)與產(chǎn)業(yè)化上實(shí)現(xiàn)一系列重大突破。其IP產(chǎn)品和服務(wù)已獲得眾多客戶量產(chǎn)使用，不僅實(shí)現(xiàn)了國產(chǎn)先進(jìn)工藝平臺(tái)最全的IP覆蓋，在PCIe、DDR、USB、MIPI、HDMI、Storage以及多協(xié)議的IP上均有完整產(chǎn)品組合的布局，并提供底層制程定制化，集成設(shè)計(jì)自動(dòng)化賦能到系統(tǒng)驗(yàn)證產(chǎn)品集成等全流程的支持，具備了非常豐富的可量產(chǎn)跨工藝、多產(chǎn)品、多應(yīng)用驗(yàn)證IP，完整前后端服務(wù)，凸顯差異化特性的經(jīng)驗(yàn)和能力，團(tuán)隊(duì)研發(fā)的DDR5/4 PHY IP在相關(guān)工藝上更是超越了全行業(yè)最高速率。

此外，芯耀輝還完成了車規(guī)工藝平臺(tái)車規(guī)級(jí)全套IP的研發(fā)，這是國內(nèi)先進(jìn)工藝目前唯一符合車規(guī)功能安全級(jí)別及可靠性要求并覆蓋全套車規(guī)接口IP需求的“ASIL車規(guī)功能安全級(jí)別接口IP”和“AEC-Q100車規(guī)級(jí)可靠性IP”。

結(jié)語

從芯耀輝這樣身處產(chǎn)業(yè)最前沿的廠商，到國內(nèi)外研究機(jī)構(gòu)，關(guān)注Chiplet發(fā)展的人們，普遍已經(jīng)嗅到了產(chǎn)業(yè)“春天”到來的氣息。正如開篇所提及的，在邁過滲透率關(guān)鍵里程碑后，Chiplet有望在數(shù)據(jù)中心芯片這一“高勢(shì)能”細(xì)分市場(chǎng)進(jìn)一步加速普及，并示范帶動(dòng)在其他下游領(lǐng)域的應(yīng)用，參照新能源汽車等新技術(shù)擴(kuò)散的經(jīng)典案例，Chiplet產(chǎn)業(yè)即將迎來前所未有的機(jī)遇窗口。

作為Chiplet技術(shù)落地的關(guān)鍵，接口IP也同樣將伴隨產(chǎn)業(yè)化進(jìn)程加速演進(jìn)，我們相信，芯耀輝等本土IP供應(yīng)商胼手胝足的耕耘積累，終將得到市場(chǎng)的豐厚回報(bào)。

編輯：黃飛

?