RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>可編程邏輯>

可編程邏輯

提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案,包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
數(shù)字芯片設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)分享(第三部分):將ASIC IP核移植到FPGA上——如何確保性能與時(shí)序以完成充滿挑戰(zhàn)的

數(shù)字芯片設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)分享(第三部分):將ASIC IP核移植到FPGA上——如何確保

本篇文章是SmartDV數(shù)字芯片設(shè)計(jì)經(jīng)驗(yàn)分享系列文章的第三篇,將繼續(xù)分享第五、第六主題,包括確保在FPGA上實(shí)現(xiàn)所需的性能和時(shí)鐘兩個(gè)方面的考量因素。...

2024-08-26 標(biāo)簽:FPGAasic時(shí)序IP核數(shù)字芯片 1806

德思特分享 突破FPGA限制:德思特TS-M4i系列數(shù)字化儀利用GPU加速實(shí)現(xiàn)高效塊平均處理

德思特分享 突破FPGA限制:德思特TS-M4i系列數(shù)字化儀利用GPU加速實(shí)現(xiàn)高效塊平均

本白皮書將展示如何使用德思特TS-M4i系列數(shù)字化儀的高速PCIe流模式來在軟件中實(shí)現(xiàn)塊平均處理,從而突破FPGA的限制。我們用了TS-M4i.2230(1通道,5 GS/s,8位垂直分辨率,1.5 GHz帶寬)作為例子,...

2024-08-20 標(biāo)簽:FPGAgpuPCIe數(shù)字化儀 1250

瑞蘇盈科打造基于工業(yè)標(biāo)準(zhǔn)SOM的人工智能

瑞蘇盈科打造基于工業(yè)標(biāo)準(zhǔn)SOM的人工智能

FPGA技術(shù)能夠以低功耗和低延遲實(shí)現(xiàn)復(fù)雜的神經(jīng)網(wǎng)絡(luò),同時(shí)還能連接大量外設(shè)并提供對(duì)工業(yè)應(yīng)用非常重要的高穩(wěn)定性,因此正在成為嵌入式人工智能應(yīng)用領(lǐng)域的主要參與者。客戶挑戰(zhàn)在這種情況...

2024-08-10 標(biāo)簽:FPGA控制器人工智能瑞蘇盈科 851

LVDS的GCLK接收方案

LVDS的GCLK接收方案

在易靈思的器件上接收LVDS一般采用PLL接收,通過PLL產(chǎn)生兩個(gè)時(shí)鐘,一個(gè)是fast_clk,一個(gè)是slow_clk,分別用于處理串行數(shù)據(jù)和并行數(shù)據(jù)。 但是如果LVDS的速率比較低時(shí),另外想通過去掉PLL來節(jié)省功...

2024-08-12 標(biāo)簽:lvds易靈思 1358

FPGA的內(nèi)部架構(gòu)和設(shè)計(jì)流程

FPGA的內(nèi)部架構(gòu)和設(shè)計(jì)流程

之前大多數(shù)軟件都是與它們各自的硬件一起發(fā)布,沒有辦法對(duì)其進(jìn)行更改。但隨著技術(shù)的成熟,制造商找到了在現(xiàn)有硬件上更新軟件以增加附加功能的方法。...

2024-08-06 標(biāo)簽:FPGA集成電路計(jì)算機(jī) 1111

programmer下載常見問題總結(jié)-v4

programmer下載常見問題總結(jié)-v4

連接下載器之后什么也讀不出來?一般為驅(qū)動(dòng)沒有安裝,在device manger里面查看是否有l(wèi)ibusbK...

2024-08-06 標(biāo)簽:FPGAprogrammer 1928

P4 Suite for FPGA面市 P4 Suite for FPGA主要功能解析

? ? ? ? ? 基本簡(jiǎn)介 P4 Suite for FPGA是一款 綜合性工具套件, 可在數(shù)字網(wǎng)絡(luò)的不同領(lǐng)域提供廣泛功能,該套件能夠以高達(dá)200 Gbps甚至更高的數(shù)據(jù)傳輸速率支持FPGA。這一發(fā)展為虛擬蜂窩基站路由器...

2024-07-25 標(biāo)簽:FPGA 950

嵌入式系統(tǒng)中常用的五種微處理器類型

本文介紹了嵌入式系統(tǒng)中常用的五種微處理器類型:微處理器單元(MPU)、微控制器(MCU)、數(shù)字信號(hào)處理器(DSP)、現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)和單片機(jī)(SBC)。文章詳細(xì)闡述了每種處理...

2024-07-25 標(biāo)簽:微控制器嵌入式系統(tǒng)微處理器 1656

在多FPGA集群上實(shí)現(xiàn)高級(jí)并行編程

今天我們看的這篇論文介紹了在多FPGA集群上實(shí)現(xiàn)高級(jí)并行編程的研究,其主要目標(biāo)是為非FPGA專家提供一個(gè)成熟且易于使用的環(huán)境,以便在多個(gè)并行運(yùn)行的設(shè)備上擴(kuò)展高性能計(jì)算(HPC)應(yīng)用。...

2024-07-24 標(biāo)簽:FPGAgpu編程HPC 1189

FPGA和ASIC有什么不同之處

FPGA和ASIC有什么不同之處

FPGA是“可重構(gòu)邏輯”器件。先制造的芯片,再次設(shè)計(jì)時(shí)“重新配置”。...

2024-07-24 標(biāo)簽:FPGA芯片asic 986

分享幾個(gè)用FPGA實(shí)現(xiàn)的小型神經(jīng)網(wǎng)絡(luò)

分享幾個(gè)用FPGA實(shí)現(xiàn)的小型神經(jīng)網(wǎng)絡(luò)

今天我們分享幾個(gè)用FPGA實(shí)現(xiàn)的小型神經(jīng)網(wǎng)絡(luò),側(cè)重應(yīng)用。...

2024-07-24 標(biāo)簽:FPGA神經(jīng)網(wǎng)絡(luò)開發(fā)板cnn 1132

FPGA如何估算分析功耗

FPGA如何估算分析功耗

FPGA的功耗由4部分組成:上電功耗、配置功耗、靜態(tài)功耗和動(dòng)態(tài)功耗。一般的FPGA都具有這4種功耗,但是Actel Flash FPGA由于掉電數(shù)據(jù)不丟失,無需配置芯片,所以上電后不需要一個(gè)很大的啟動(dòng)電流...

2024-07-18 標(biāo)簽:FPGAsram晶體管FPGAsram晶體管靜態(tài)功耗 1870

FPGA技術(shù)的主要應(yīng)用

FPGA(Field-Programmable Gate Array)技術(shù),即現(xiàn)場(chǎng)可編程門陣列,是一種可編程邏輯設(shè)備,它允許設(shè)計(jì)人員根據(jù)具體需求進(jìn)行靈活的硬件配置和功能實(shí)現(xiàn)。由于其高度的可重構(gòu)性和靈活性,F(xiàn)PGA在多個(gè)...

2024-07-17 標(biāo)簽:dspFPGA物聯(lián)網(wǎng) 2518

基于FPGA的指紋識(shí)別系統(tǒng)設(shè)計(jì)

隨著人們對(duì)安全問題的日益重視,指紋識(shí)別作為一種高效、可靠的生物識(shí)別技術(shù),在多個(gè)領(lǐng)域得到了廣泛應(yīng)用。本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA的嵌入式指紋識(shí)別系統(tǒng),該系統(tǒng)利用FPGA的高集成度...

2024-07-17 標(biāo)簽:傳感器FPGA指紋識(shí)別 1320

基于FPGA的人臉識(shí)別技術(shù)

基于FPGA(現(xiàn)場(chǎng)可編程邏輯門陣列)的人臉識(shí)別技術(shù),是一種結(jié)合了高效并行處理能力和靈活可編程性的先進(jìn)圖像處理解決方案。這種技術(shù)在安全監(jiān)控、身份認(rèn)證、人機(jī)交互等領(lǐng)域具有廣泛應(yīng)用...

2024-07-17 標(biāo)簽:FPGA圖像采集FPGA人臉識(shí)別圖像采集 1376

FPGA同步復(fù)位和異步復(fù)位

FPGA(Field-Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)中的復(fù)位操作是設(shè)計(jì)過程中不可或缺的一環(huán),它負(fù)責(zé)將電路恢復(fù)到初始狀態(tài),以確保系統(tǒng)的正確啟動(dòng)和穩(wěn)定運(yùn)行。在FPGA設(shè)計(jì)中,復(fù)位方式主要...

2024-07-17 標(biāo)簽:FPGA同步復(fù)位異步復(fù)位 1455

FPGA異步信號(hào)處理方法

FPGA(現(xiàn)場(chǎng)可編程門陣列)在處理異步信號(hào)時(shí),需要特別關(guān)注信號(hào)的同步化、穩(wěn)定性以及潛在的亞穩(wěn)態(tài)問題。由于異步信號(hào)可能來自不同的時(shí)鐘域或外部設(shè)備,其到達(dá)時(shí)間和頻率可能不受FPGA內(nèi)部...

2024-07-17 標(biāo)簽:FPGA時(shí)鐘FPGA異步信號(hào)時(shí)鐘 1100

基于FPGA的圖像采集與顯示系統(tǒng)設(shè)計(jì)

隨著科學(xué)技術(shù)的飛速發(fā)展,特別是半導(dǎo)體制造工藝的進(jìn)步,現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array, FPGA)的設(shè)計(jì)技術(shù)取得了顯著進(jìn)展。FPGA憑借其豐富的片內(nèi)資源和固有的并行處理能力,在數(shù)...

2024-07-17 標(biāo)簽:FPGA圖像采集FPGA圖像采集顯示系統(tǒng) 1797

Efinity編譯生成文件使用指導(dǎo)-v1

Efinity編譯生成文件使用指導(dǎo)-v1

接上篇: (6)查看Unassigned Core Pins。 在placement下面的palce.rpt文件中搜索 Unassigned C ore Pins就可以看到。它說明這些管腳沒有用于內(nèi)部連接。 大家可以點(diǎn)擊這個(gè)鏈接查看上文 Efinity編譯生成文件使...

2024-08-13 標(biāo)簽:編譯 723

紫光同創(chuàng)出席2024慕尼黑上海電子展

紫光同創(chuàng)出席2024慕尼黑上海電子展

7月8日-10日,2024年慕尼黑上海電子展在新國(guó)際博覽中心圓滿落幕。作為亞太地區(qū)最具權(quán)威性的電子行業(yè)盛會(huì),本次展會(huì)聚焦新能源汽車、儲(chǔ)能、智能駕駛、機(jī)器人、可穿戴、邊緣智能、第三代半...

2024-07-12 標(biāo)簽:FPGA半導(dǎo)體紫光同創(chuàng) 1089

Efinity編譯生成文件使用指導(dǎo)

Efinity編譯生成文件使用指導(dǎo)

(1)查看綜合后的原語 在outflow .map是網(wǎng)表對(duì)FPGA資源的映射。比如gbuf,dspt等原語的是怎樣適配的,可以從這里找到。下面是一個(gè)乘加在原語上的映射情況。 ? module top(a, b,c, clk, o); input signed [1...

2024-08-13 標(biāo)簽:FPGA編譯 1199

FPGA實(shí)現(xiàn)LeNet-5卷積神經(jīng)網(wǎng)絡(luò)

LeNet-5 是一個(gè)經(jīng)典的卷積神經(jīng)網(wǎng)絡(luò)(CNN),由 Yann LeCun 在 1990 年代設(shè)計(jì),主要用于手寫數(shù)字識(shí)別任務(wù)(如 MNIST 數(shù)據(jù)集)。隨著現(xiàn)場(chǎng)可編程門陣列(FPGA)技術(shù)的發(fā)展,利用 FPGA 實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)成為...

2024-07-11 標(biāo)簽:FPGAcnn卷積神經(jīng)網(wǎng)絡(luò) 2146

Efinity debuger常見問題總結(jié)-v2

Efinity debuger常見問題總結(jié)-v2

Efinity在Debug時(shí)會(huì)出現(xiàn)UUID mismatch錯(cuò)誤。很多剛開始使用的人經(jīng)常遇到。下面我們做一個(gè)總結(jié)。歡迎遇到案例時(shí)共同分享。...

2024-07-11 標(biāo)簽:FPGADEBUG 2125

如何在FPGA上實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)

隨著人工智能技術(shù)的飛速發(fā)展,神經(jīng)網(wǎng)絡(luò)作為其核心組成部分,已廣泛應(yīng)用于圖像識(shí)別、語音識(shí)別、自然語言處理等多個(gè)領(lǐng)域。然而,傳統(tǒng)基于CPU或GPU的神經(jīng)網(wǎng)絡(luò)計(jì)算方式在實(shí)時(shí)性、能效比等方...

2024-07-10 標(biāo)簽:FPGA神經(jīng)網(wǎng)絡(luò)人工智能 1848

怎么建設(shè)Xilinx FPGA Artix-A7教學(xué)實(shí)驗(yàn)室?山西工學(xué)院給您答案

怎么建設(shè)Xilinx FPGA Artix-A7教學(xué)實(shí)驗(yàn)室?山西工學(xué)院給您答案

1?院校簡(jiǎn)介//山西工學(xué)院是經(jīng)教育部批準(zhǔn)成立的一所省屬公辦全日制理工類普通本科高等學(xué)校。按照省委、省政府部署,在朔州市委、市政府的大力支持下,學(xué)校于2021年6月3日正式掛牌成立。學(xué)...

2024-07-05 標(biāo)簽:FPGAXilinxArtixFPGAXilinx實(shí)驗(yàn)室 902

一文了解FPGA技術(shù)知識(shí)

一文了解FPGA技術(shù)知識(shí)

FPGA是可以先購(gòu)買再設(shè)計(jì)的“萬能”芯片。FPGA(FieldProgrammableGateArray)現(xiàn)場(chǎng)可編程門陣列,是在硅片上預(yù)先設(shè)計(jì)實(shí)現(xiàn)的具有可編程特性的集成電路,它能夠按照設(shè)計(jì)人員的需求配置為指定的電路...

2024-06-29 標(biāo)簽:FPGA芯片集成電路 1727

基于安路科技FPSoC器件DR1系列的視頻采集/顯示/處理解決方案

基于安路科技FPSoC器件DR1系列的視頻采集/顯示/處理解決方案

安路科技全新一代FPSoC器件DR1系列, 集成高性能硬核處理器雙核ARM Cortex-A35或單核64位RISC-V、豐富的片上內(nèi)存和高低速外設(shè)接口、FPGA可編程邏輯、NPU/JPU硬件加速單元, 內(nèi)部通過高帶寬總線互聯(lián)...

2024-06-29 標(biāo)簽:FPGA視頻采集安路科技 1277

FPGA廠商紫光同創(chuàng)入選多樣性算力產(chǎn)業(yè)及標(biāo)準(zhǔn)推進(jìn)委員會(huì)黃金成員

FPGA廠商紫光同創(chuàng)入選多樣性算力產(chǎn)業(yè)及標(biāo)準(zhǔn)推進(jìn)委員會(huì)黃金成員

日前,“共筑新算力,智啟新未來”多樣性算力產(chǎn)業(yè)峰會(huì)2024在北京成功舉辦。本次峰會(huì)由中國(guó)通信標(biāo)準(zhǔn)化協(xié)會(huì)多樣性算力產(chǎn)業(yè)及標(biāo)準(zhǔn)推進(jìn)委員會(huì)主辦,來自計(jì)算產(chǎn)業(yè)代表近400人參加。紫光同創(chuàng)...

2024-06-23 標(biāo)簽:FPGA紫光同創(chuàng)算力 1409

快速開箱即用體驗(yàn) AMD / Xilinx Kria? KD240驅(qū)動(dòng)器入門套件

快速開箱即用體驗(yàn) AMD / Xilinx Kria? KD240驅(qū)動(dòng)器入門套件

快速開箱即用體驗(yàn) AMD / Xilinx Kria? KD240驅(qū)動(dòng)器入門套件...

2024-06-22 標(biāo)簽:驅(qū)動(dòng)器amdXilinx 8053

AMD Kria? KR 260套件+ROS 2快速開發(fā)機(jī)器人解決方案

AMD Kria? KR 260套件+ROS 2快速開發(fā)機(jī)器人解決方案

在這個(gè)項(xiàng)目中,我們將配置AMD Kria? KR 260機(jī)器人入門套件來控制Trossen Robotics ReactorX 150機(jī)器人手臂。這個(gè)復(fù)雜的機(jī)器人手臂使用ROBOTIS ? IXEL伺服系統(tǒng),其中不僅包含電機(jī),還包含微控制器和網(wǎng)絡(luò)...

2024-06-21 標(biāo)簽:amd機(jī)器人ROSamdROS機(jī)器人機(jī)器人手臂 9064

編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題

RM新时代网站-首页