RM新时代网站-首页

電子發(fā)燒友網(wǎng)技術(shù)文庫為您提供最新技術(shù)文章，最實用的電子技術(shù)文章，是您了解電子技術(shù)動態(tài)的最佳平臺。

• FPGA的內(nèi)部結(jié)構(gòu)工作過程

  可編程邏輯器件包含多個邏輯元件，例如觸發(fā)器以及可由用戶配置的AND和OR門，用戶可以在使用專用軟件應(yīng)用程序完成的編程過程中修改內(nèi)部邏輯和連接。...

  657次閱讀 · 0評論 fpga集成電路cpld數(shù)字信號處理
  

• FPGA的數(shù)字時鐘電路解析

  FPGA 在通信領(lǐng)域的應(yīng)用可以說是無所不能，得益于 FPGA 內(nèi)部結(jié)構(gòu)的特點，它可以很容易地實現(xiàn)分布式的算法結(jié)構(gòu)，這一點對于實現(xiàn)無線通信中的高速數(shù)字信號處理十分有利。...

  771次閱讀 · 0評論 fpga數(shù)字信號處理人工智能可編程邏輯器件數(shù)字時鐘電路
  

• FPGA時鐘內(nèi)部設(shè)計方案

  時鐘設(shè)計方案 在復(fù)雜的FPGA設(shè)計中，設(shè)計時鐘方案是一項具有挑戰(zhàn)性的任務(wù)。設(shè)計者需要很好地掌握目標(biāo)器件所能提供的時鐘資源及它們的限制，需要了解不同設(shè)計技術(shù)之間的權(quán)衡，并且需要很好地掌握一系列設(shè)計實踐知識。不正確的設(shè)計或次優(yōu)的時鐘方案可能會導(dǎo)致在最好情況下較差的設(shè)計性能，或者在最壞情況下的隨機(jī)和難...

  624次閱讀 · 0評論 fpga寄存器lvds時鐘設(shè)計差分時鐘
  

• FPGA圖像處理之CLAHE算法的線性差值

  對于最后一種情況，也就是位于中間白色區(qū)域的點，他需要進(jìn)行雙線性插值?？梢钥吹秸麄€點位于第四個block，所以他需要在第一個，第二個，第四個和第五個block上分別計算直方圖均衡化的結(jié)果，和相應(yīng)的權(quán)重。...

  1831次閱讀 · 0評論 dspfpga寄存器圖像處理
  

• 什么是FPGA原型驗證？FPGA原型設(shè)計的好處是什么？

  FPGA原型設(shè)計是一種成熟的技術(shù)，用于通過將RTL移植到現(xiàn)場可編程門陣列（FPGA）來驗證專門應(yīng)用的集成電路（ASIC），專用標(biāo)準(zhǔn)產(chǎn)品（ASSP）和片上系統(tǒng)（SoC）的功能和性能。...

  1203次閱讀 · 0評論 處理器fpga集成電路asicsoc

• 基于FPGA的可編程AES加解密IP

  可編程AES加解密IP內(nèi)建密鑰擴(kuò)展功能，使用初始密鑰產(chǎn)生擴(kuò)展密鑰，用于加解密過程。可編程AES加解密IP處理128-bit分組數(shù)據(jù)，并且支持可編程的密鑰長度：128-bit，192-bit和256-bit。...

  481次閱讀 · 0評論 fpga數(shù)據(jù)通路數(shù)據(jù)總線
  

• 如何處理跨時鐘域這些基礎(chǔ)問題

  對于數(shù)字設(shè)計人員來講，只要信號從一個時鐘域跨越到另一個時鐘域，那么就可能發(fā)生亞穩(wěn)態(tài)。我們稱為“跨時鐘域”即“Clock Domain Crossing”，或CDC。...

  630次閱讀 · 0評論 fpga觸發(fā)器同步復(fù)位時鐘驅(qū)動器
  

• FPGA、ASIC、GPU誰是最合適的AI芯片？

  CPU、GPU遵循的是馮·諾依曼體系結(jié)構(gòu)，指令要經(jīng)過存儲、譯碼、執(zhí)行等步驟，共享內(nèi)存在使用時，要經(jīng)歷仲裁和緩存。 而FPGA和ASIC并不是馮·諾依曼架構(gòu)（是哈佛架構(gòu)）。以FPGA為例，它本質(zhì)上是無指令、無需共享內(nèi)存的體系結(jié)構(gòu)。...

  1603次閱讀 · 0評論 處理器fpga集成電路asicgpu
  

• AMD下一代FPGA Chiplet關(guān)鍵技術(shù)分析

  模擬有數(shù)十億個晶體管的現(xiàn)代SoC相當(dāng)耗費資源，依芯片大小和復(fù)雜性，可能需要跨越多個機(jī)架、數(shù)十甚至數(shù)百個FPGA。...

  509次閱讀 · 0評論 fpgaamdsoc晶體管chiplet
  

• 如何能夠?qū)崿F(xiàn)通用FPGA問題？

  FPGA 是一種偽通用計算加速器，與 GPGPU（通用 GPU）類似，F(xiàn)PGA 可以很好地卸載特定類型的計算。從編程角度上講，F(xiàn)PGA 比 CPU 更難，但從工作負(fù)載角度上講 FPGA 是值得的：和 CPU 基線相比，好的 FPGA 實現(xiàn)可以提供數(shù)量級的性能和能量優(yōu)勢。...

  459次閱讀 · 0評論 fpgacpu加速器晶體管

• DPU技術(shù)發(fā)展及落地實戰(zhàn)

  Nitro DPU系統(tǒng)提供了密鑰、網(wǎng)絡(luò)、安全、服務(wù)器和監(jiān)控等功能支持，釋放了底層服務(wù)資源供客戶的虛擬機(jī)使用，并且NitroDPU使AWS可以提供更多的裸金屬實例類型，甚至將特定實例的網(wǎng)絡(luò)性能提升到100Gbps。...

  1139次閱讀 · 0評論 fpgagpuDPU圖形處理器智能網(wǎng)卡
  

• 國外大學(xué)的FPGA開發(fā)項目盤點

  據(jù)我了解，目前國內(nèi)很多大學(xué)是沒有開設(shè)FPGA相關(guān)課程的，所以很多同學(xué)都是自學(xué)，但是自學(xué)需要一定的目標(biāo)和項目，今天我們就去看看常春藤盟校Cornell University 康奈爾大學(xué)開設(shè)的FPGA項目課程。...

  1009次閱讀 · 0評論 fpgaVerilog
  

• 淺談從FPGA到ASIC的人工智能芯片設(shè)計路

  并行處理是最普遍的，也是AI加速器的基礎(chǔ)。它可以通過許多陣列的小型專用處理內(nèi)核(如特定算法的GPU)來實現(xiàn)，或者以數(shù)據(jù)流(即專用處理器的流水線)的方式來實現(xiàn)。...

  714次閱讀 · 0評論 fpgaasicRAM人工智能并行處理
  

• FPGA開發(fā)板功耗的對比測試分析

  接下來我們下載兩塊開發(fā)板的測試程序，先在5CEFA7F23的下載器內(nèi)添加比特流文件，輸入翻轉(zhuǎn)率50%比特流文件并且加載。...

  1061次閱讀 · 0評論 fpga測試儀開發(fā)板溫度測試儀
  

• 基于RFSoC FPGA的可擴(kuò)展超導(dǎo)量子計算機(jī)控制系統(tǒng)

  這里，我們基于多個互相同步的XCZU29DR FPGA板開發(fā)了一個可擴(kuò)展系統(tǒng)，每個單板擁有16個6.554GS/s的DAC通道和16個2.058GS/s的ADC通道，工作時無需模擬I/Q混頻器。...

  789次閱讀 · 0評論 fpga射頻控制系統(tǒng)Xilinx量子計算機(jī)
  

• FPGA程序的一種調(diào)試方案解讀

  從這個例子可以看到，如果一個信號被自動移除了，應(yīng)當(dāng)首先應(yīng)當(dāng)考慮它是否沒有在別處被用到。不過，在下一個例子里馬上可以看到這并不是信號被優(yōu)化掉的唯一的原因。...

  481次閱讀 · 0評論 fpga寄存器cpu鎖存器
  

• FPGA入門篇：Verilog計數(shù)器

  Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。...

  2878次閱讀 · 0評論 fpgaVerilogVerilog HDL數(shù)字邏輯系統(tǒng)
  

• 關(guān)于FPGA的30幾道問題解答

  DR3和RAM一樣，是一個存儲器件，它的每個內(nèi)部單元都存儲了當(dāng)前的數(shù)據(jù)狀態(tài)值。 　　但DDR3和RAM本身，是沒有“空”、“存有數(shù)據(jù)”，“數(shù)據(jù)滿”等概念的。只要給地址，它就會把當(dāng)前地址的數(shù)據(jù)給到總線上，而且這個地址可以讀很多次。...

  730次閱讀 · 0評論 fpgaDDR3SPID觸發(fā)器存儲器件
  

• FPGA器件幾個比較常用的配置配置約束

  Xilinx Vivado工具的配置約束隱藏得比較深，如圖1所示，在進(jìn)入配置頁面前，首先需要點擊PROGRAM AND DEBUG->Generate Bitstream執(zhí)行工程的全編譯，然后點擊IMPLEMENTATION->OpenImplemented Design進(jìn)入實現(xiàn)頁面。...

  859次閱讀 · 0評論 fpgaRAMXilinxSPI字符串
  

• 基于FPGA的USB接口控制器設(shè)計（VHDL）

  由于 PDIUSBD12 在讀寫時序上有時間限制，例如每次讀寫操作之間的間隔不能小于 500ns，而 FPGA 的系統(tǒng)時鐘一般頻率都比較高，所以不能直接使用系統(tǒng)時鐘控制 PDIUSBD12，必須進(jìn)行分頻。分頻器模塊的功能就是按照要求由系統(tǒng)時鐘生成所需頻率的時鐘信號。...

  1596次閱讀 · 1評論 fpga控制器usbvhdlio控制
  
首頁上一頁34567下一頁末頁