RM新时代网站-首页

電子發(fā)燒友網(wǎng)技術(shù)文庫為您提供最新技術(shù)文章，最實用的電子技術(shù)文章，是您了解電子技術(shù)動態(tài)的最佳平臺。

• 新思科技解讀是什么讓AI芯片設(shè)計與眾不同？

  智能科技已經(jīng)無縫融入到每個人的生活中。使用智能音箱查詢天氣、播放歌曲、甚至進行會議提醒確實很方便，但如果黑客能夠訪問你所有的數(shù)據(jù)和交易信息，那會不會是一場災難呢？在萬物智能（Pervasive Intelligence）時代，人工智能（AI）和安全已經(jīng)成為超越傳統(tǒng)芯片設(shè)計界限的關(guān)鍵因素。 半導體行業(yè)...

  347次閱讀 · 0評論 摩爾定律芯片設(shè)計新思科技AI芯片

• 從SPICE到QSPICE，電路仿真助力電源設(shè)計更節(jié)能

  當前的電源設(shè)計正越來越多地轉(zhuǎn)向更高級別的架構(gòu)，包括高效拓撲和數(shù)字電源。因此，工程師們現(xiàn)在希望通過人工智能進行更大量的數(shù)字仿真，以推動日益復雜的設(shè)計以及電源和射頻工作。...

  1176次閱讀 · 0評論 電源設(shè)計仿真器SPICE電路仿真
  

• 芯片設(shè)計流程及各步驟使用工具簡介

  DFT Design For Test，可測性設(shè)計。芯片內(nèi)部往往都自帶測試電路，DFT的目的就是在設(shè)計的時候就考慮將來的測試。DFT的常見方法就是，在設(shè)計中插入掃描鏈，將非掃描單元（如寄存器）變?yōu)閽呙鑶卧?..

  1032次閱讀 · 0評論 寄存器IC設(shè)計芯片設(shè)計
  

• EDA技術(shù)應用突破不再局限于芯片設(shè)計領(lǐng)域

  十多年來，EDA高層管理人員一直在尋求擴展到相鄰市場的機會但無果。實際上，直到2016年西門子以45億美元收購Mentor Graphics之前，該領(lǐng)域唯一重要的一步是朝相反的方向邁出的。自那時以來，有三件事發(fā)生了根本性的變化。...

  394次閱讀 · 0評論 芯片設(shè)計eda人工智能機器學習
  

• IC設(shè)計中前仿真和后仿真的區(qū)別

  一個完整的電路設(shè)計中必然包含前仿真和后仿真兩個部分，它們都屬于芯片驗證中的關(guān)鍵環(huán)節(jié)。...

  1360次閱讀 · 0評論 電路設(shè)計IC設(shè)計

• 一文詳解芯片上的集成技術(shù)

  封裝內(nèi)集成的基本單元是上一步完成的裸芯片或者小芯片Chiplet，我們稱之為功能單元 (Function Unit)，這些功能單元在封裝內(nèi)集成形成了SiP。...

  1488次閱讀 · 1評論 集成電路pcbSiP電子系統(tǒng)HDI
  

• 芯片制造工藝：晶體生長基本流程

  從液態(tài)的熔融硅中生長單晶硅的及基本技術(shù)稱為直拉法（Czochralski）。半導體工業(yè)中超過90%的單晶硅都是采用這種方法制備的。...

  4220次閱讀 · 0評論 集成電路多晶硅晶體芯片制造半導體器件
  

• AMD硅芯片設(shè)計中112G PAM4串擾優(yōu)化分析

  在當前高速設(shè)計中，主流的還是PAM4的設(shè)計，包括當前的56G，112G以及接下來的224G依然還是這樣。突破摩爾定律2.5D和3D芯片的設(shè)計又給高密度高速率芯片設(shè)計帶來了空間。...

  1015次閱讀 · 0評論 amd摩爾定律芯片設(shè)計3D芯片pam4
  

• 國產(chǎn)EDA如何？EDA設(shè)計的重要性

  EDA，是指電子設(shè)計自勱化（ Electronic Design Automation）用于芯片設(shè)計時的重要工具，設(shè)計時工程師會用程式碼規(guī)劃芯片功能，再透過EDA 工具讓程式碼轉(zhuǎn)換成實際的電路設(shè)計圖。...

  1417次閱讀 · 0評論 邏輯電路IC設(shè)計芯片設(shè)計eda
  

• 對芯片性能影響最大的三個因素

  制程技術(shù)決定了芯片上晶體管的尺寸和密度。較小的晶體管尺寸意味著更高的集成度，可以提供更高的性能和更低的功耗。...

  2255次閱讀 · 0評論 芯片晶體管制造工藝智能手機芯片

• 從EDA到封裝的協(xié)同設(shè)計

  先進封裝中架構(gòu)的豐富性和失敗的高成本鼓勵器件設(shè)計流程和封裝廠之間更密切的合作。EDA 公司和 OSAT 正在開發(fā)協(xié)作設(shè)計工具集，以提高封裝性能、降低成本并縮短集成封裝的上市時間。...

  668次閱讀 · 0評論 asicIC設(shè)計soc芯片制造異構(gòu)集成
  

• 為什么半導體行業(yè)試圖取代 FinFET？

  納米片晶體管并不能拯救摩爾定律，也不能解決代工廠在最先進工藝節(jié)點上面臨的所有挑戰(zhàn)。為了克服這些問題，代工廠正在尋求各種創(chuàng)新，例如背面供電（BSPD），以在節(jié)省功耗的同時從晶體管之間的互聯(lián)中獲得更多性能。...

  739次閱讀 · 0評論 srameda晶體管3D芯片FinFET
  

• 芯片設(shè)計及使用的EDA工具介紹

  機遇總是與挑戰(zhàn)并存，目前國內(nèi)在高端EDA工具研發(fā)方面，面臨著如Synopsys、Cadence和Mentor等國際EDA供應商的巨大挑戰(zhàn)，即使是作為本土最大的EDA公司，華大九天目前也只能夠提供產(chǎn)業(yè)所需EDA解決方案的1/3左右。...

  1370次閱讀 · 0評論 集成電路IC設(shè)計eda
  

• 一文了解SOC的DFT策略及全芯片測試的內(nèi)容

  SOC ( System on Chip）是在同一塊芯片中集成了CPU、各種存儲器、總線系統(tǒng)、專用模塊以及多種l/O接口的系統(tǒng)級超大規(guī)模集成電路。 由于SOC芯片的規(guī)模比較大、內(nèi)部模塊的類型以及來源多樣，因此SOC芯片的DFT面臨著諸多問題。...

  2926次閱讀 · 0評論 芯片soc芯片設(shè)計芯片測試
  

• 英諾達低功耗設(shè)計EDA工具全流程解決方案

  當IC設(shè)計的規(guī)模越來越大，功能和復雜度越來越高時，不斷增加的功耗密度，成為了阻礙高性能芯片開發(fā)的一道壁壘。...

  812次閱讀 · 0評論 IC設(shè)計eda
  

• IC設(shè)計業(yè)市場疲軟，臺積電成熟制程屈服降價

  晶圓代工成熟制程廠商面臨產(chǎn)能利用率六成保衛(wèi)戰(zhàn)，聯(lián)電、世界先進和力積電等指標廠為搶救產(chǎn)能利用率，大砍明年首季報價，幅度達兩位數(shù)百分比，項目客戶降幅更高達15%-20%。...

  377次閱讀 · 0評論 微控制器臺積電IC設(shè)計晶圓代工電源管理IC

• 芯片設(shè)計復雜性處理之層次結(jié)構(gòu)概念分析

  　考慮當今使用的層次結(jié)構(gòu)形式的最簡單方法是要求工程師從概念上設(shè)計一個系統(tǒng)。他們可能會開始繪制一個包含大塊的框圖，其中包含 CPU、編碼器、顯示子系統(tǒng)等標簽。這不是一個功能層次結(jié)構(gòu)，盡管許多劃分的塊被認為是提供功能的。這也不是純粹的結(jié)構(gòu)分解，因為在芯片中，一切都變成了晶體管的無定形海洋。...

  1206次閱讀 · 0評論 編碼器電路板CPU芯片設(shè)計晶體管
  

• 芯片設(shè)計中半雙工和全雙工數(shù)據(jù)傳輸?shù)膮^(qū)別

  在現(xiàn)代通信技術(shù)中，半雙工和全雙工數(shù)據(jù)傳輸是兩種常見的數(shù)據(jù)傳輸方式。本文將為大家詳細解析這兩種傳輸方式在芯片設(shè)計中的應用和區(qū)別，幫助大家更好地理解芯片設(shè)計中的通信原理。...

  921次閱讀 · 0評論 數(shù)據(jù)傳輸發(fā)射器無線通信芯片設(shè)計光纖通信

• 四種IC封裝設(shè)計的特點與用途

  DIP是很多中小規(guī)模集成電路喜歡采用的封裝形式，其引腳數(shù)一般不超過100個。采用DIP封裝的CPU芯片有兩排引腳，在使用時，需要插入到具有DIP結(jié)構(gòu)的芯片插座上，也可以直接插在電路板上進行焊接，如傳統(tǒng)的8051單片機很多采用這種封裝形式。...

  699次閱讀 · 0評論 IC設(shè)計IC測試芯片制造IC封裝DIP
  

• 國微芯EDA重磅發(fā)布多款自研數(shù)字EDA工具及軟件系統(tǒng)！

  芯天成版圖集成工具EsseDBScope，是基于國微芯EDA統(tǒng)一數(shù)據(jù)底座研發(fā)的標志性工具，本次推出的更新版本，新增了IP merge、LVL、Signal tracing、PG Find short等功能。...

  470次閱讀 · 0評論 寄存器eda晶圓制造
  
12345下一頁末頁