RM新时代网站-首页

電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>電子技術(shù)應(yīng)用>電子常識(shí)>采用系統(tǒng)參考模式設(shè)計(jì)JESD204B時(shí)鐘

采用系統(tǒng)參考模式設(shè)計(jì)JESD204B時(shí)鐘

收藏

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴

評(píng)論

查看更多

相關(guān)推薦

AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet

電子發(fā)燒友網(wǎng)為你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè),更有AD9207
2023-10-16 19:02:55

一種基于JESD204B的射頻信號(hào)高速采集系統(tǒng)

電子發(fā)燒友網(wǎng)站提供《一種基于JESD204B的射頻信號(hào)高速采集系統(tǒng).pdf》資料免費(fèi)下載
2023-09-14 11:14:071

JESD204B鏈路中斷時(shí)的基本調(diào)試技巧

本文旨在提供發(fā)生 JESD204B 鏈路中斷情況下的調(diào)試技巧簡(jiǎn)介
2023-07-10 16:32:03340

JESD204B是FPGA中的新流行語(yǔ)嗎

JESD204B規(guī)范是JEDEC標(biāo)準(zhǔn)發(fā)布的較新版本,適用于數(shù)據(jù)轉(zhuǎn)換器和邏輯器件。如果您正在使用FPGA進(jìn)行高速數(shù)據(jù)采集設(shè)計(jì),您會(huì)聽(tīng)到新的流行詞“JESD204B”。與LVDS和CMOS接口相比,這一較新的版本具有顯著的優(yōu)勢(shì),因?yàn)樗ǜ?jiǎn)單的布局和更少的引腳數(shù)。
2023-05-26 14:49:31219

JED204B是什么?JESD204B的分類及優(yōu)缺點(diǎn)介紹

大部分的ADC和DAC都支持子類1,JESD204B標(biāo)準(zhǔn)協(xié)議中子類1包括:傳輸層,鏈路層,物理層。在少部分資料中也會(huì)介紹含有應(yīng)用層,應(yīng)用層是對(duì)JESD204B進(jìn)行配置的接口,在標(biāo)準(zhǔn)協(xié)議中是不含此層,只是為了便于理解,添加的一個(gè)層。
2023-05-10 15:52:55679

采用系統(tǒng)參考模式設(shè)計(jì)JESD 204B時(shí)鐘

  LMK04821系列器件為該話題提供了很好的范例研究素材,因?yàn)樗鼈兪歉咝阅艿碾p環(huán)路抖動(dòng)清除器,可在具有器件和SYSREF時(shí)鐘的子類1時(shí)鐘方案里驅(qū)動(dòng)多達(dá)七個(gè)JESD204B轉(zhuǎn)換器或邏輯器件。圖1是典型JESD204B系統(tǒng)(以LMK04821系列器件作為時(shí)鐘解決方案)的高級(jí)方框圖。
2023-04-18 09:25:30636

FMC子卡設(shè)計(jì)原理圖:FMCJ456-基于JESD204B的2路3GspsAD 2路3Gsps DA FMC子卡

MC子卡模塊, 超寬帶接收機(jī), 多通道MIMO通信, JESD204B板卡, JESD204B
2023-01-06 10:06:44309

JESD204B學(xué)習(xí)手冊(cè)

JESD204B接口一般用在高速的AD和DA芯片上,用于傳輸采集到的數(shù)據(jù)。該接口相比LVDS可以減少大量的IO管腳,所以正在逐步取代LVDS接口(引用wp446-jesd204b.pdf)。
2022-12-22 09:45:181303

JESD204B 串行鏈路的均衡器優(yōu)化

`描述采用均衡技術(shù)可以有效地補(bǔ)償數(shù)據(jù)轉(zhuǎn)換器的 JESD204B 高速串行接口中的信道損耗。此參考設(shè)計(jì)采用了 ADC16DX370 雙 16 位 370 MSPS 模數(shù)轉(zhuǎn)換器 (ADC),該轉(zhuǎn)換器利用
2015-05-11 10:40:44

JESD204B:適合您嗎?

JESD204B:適合您嗎?
2022-11-07 08:07:230

理解JESD204B協(xié)議

理解JESD204B協(xié)議
2022-11-04 09:52:122

如何構(gòu)建您的JESD204B 鏈路

如何構(gòu)建您的JESD204B 鏈路
2022-11-04 09:52:113

時(shí)序至關(guān)重要:采用系統(tǒng)參考模式設(shè)計(jì)JESD 204B時(shí)鐘

時(shí)序至關(guān)重要:采用系統(tǒng)參考模式設(shè)計(jì)JESD 204B時(shí)鐘
2022-11-04 09:50:300

在串行LVDS和JESD204B接口之間選擇

本文余下篇幅將探討推動(dòng)該規(guī)范發(fā)展的某些關(guān)鍵的終端系統(tǒng)應(yīng)用,以及串行低壓差分信號(hào)(LVDS)和JESD204B的對(duì)比。
2022-08-05 14:18:00837

寬帶數(shù)據(jù)轉(zhuǎn)換器應(yīng)用的JESD204B與串行LVDS接口考量

本文余下篇幅將探討推動(dòng)該規(guī)范發(fā)展的某些關(guān)鍵的終端系統(tǒng)應(yīng)用,以及串行低壓差分信號(hào)(LVDS)和JESD204B的對(duì)比。
2022-08-01 09:34:51912

JESD204B時(shí)鐘網(wǎng)絡(luò)原理概述

明德?lián)P的JESD204B采集卡項(xiàng)目綜合上板后,可以使用上位機(jī)通過(guò)千兆網(wǎng)來(lái)配置AD9144和AD9516板卡,實(shí)現(xiàn)高速ad采集。最終可以在示波器和上位機(jī)上采集到設(shè)定頻率的正弦波。本文重點(diǎn)介紹JESD204B時(shí)鐘網(wǎng)絡(luò)。
2022-07-07 08:58:111054

JESD204B協(xié)議相關(guān)介紹與具體應(yīng)用實(shí)例

越來(lái)越大,對(duì)于500MSPS以上的ADC/DAC,動(dòng)輒就是幾十個(gè)G的數(shù)據(jù)吞吐率,如果依舊采用傳統(tǒng)的CMOS和LVDS已經(jīng)很難滿足設(shè)計(jì)要求,因此“JESD204B”應(yīng)運(yùn)而生。現(xiàn)在各大廠商的高速ADC/DAC上基本都采用了這種接口。
2022-07-04 09:21:582727

抓住JESD204B接口功能的關(guān)鍵問(wèn)題

本故障排除指南并未窮盡所有可能,但為使用JESD204B鏈路以及希望了解更多信息的工程師提供了一個(gè)很好的基本框架。
2022-01-10 11:06:053327

采用系統(tǒng)參考模式設(shè)計(jì)JESD 204B時(shí)鐘

中,筆者將談?wù)摱秳?dòng)合成器與清除器的不同系統(tǒng)參考信號(hào)(SYSREF)模式,以及如何用它們來(lái)最大限度地提高JESD204B時(shí)鐘方案的性能。 ? LMK04821系列器件為該話題提供了很好的范例研究素材,因?yàn)?/div>
2021-11-24 14:48:562068

JESD204B是否真的適合你

的布局以及更少的引腳數(shù)。因此它能獲得工程師的青睞和關(guān)注也就不足為奇了,它具備如下系統(tǒng)級(jí)優(yōu)勢(shì): 更小的封裝尺寸與更低的封裝成本:JESD204B 不僅采用 8b10b 編碼技術(shù)串行打包數(shù)據(jù),而且還有
2021-11-10 09:43:33439

寬帶數(shù)據(jù)轉(zhuǎn)換器應(yīng)用的JESD204B與串行LVDS接口考量

開(kāi)發(fā)串行接口業(yè)界標(biāo)準(zhǔn)JESD204A/JESD204B的目的在于解決以高效省錢的方式互連最新寬帶數(shù)據(jù)轉(zhuǎn)換器與其他系統(tǒng)IC的問(wèn)題。
2021-11-01 11:24:165496

JESD204B互操作報(bào)告(AD9250 Xilinx Kintex7)

JESD204B互操作報(bào)告(AD9250 Xilinx Kintex7)
2021-05-19 20:52:5014

LTC6953:超低抖動(dòng)、4.5 GHz時(shí)鐘分配器,帶11個(gè)輸出和JESD204B/JESD204C支持?jǐn)?shù)據(jù)表

LTC6953:超低抖動(dòng)、4.5 GHz時(shí)鐘分配器,帶11個(gè)輸出和JESD204B/JESD204C支持?jǐn)?shù)據(jù)表
2021-05-19 15:23:5314

JESD204B串行接口的14位250 Msps ADC系列

JESD204B串行接口的14位250 Msps ADC系列
2021-05-18 15:04:507

LTC6952:超低抖動(dòng)、4.5 GHz PLL,帶11個(gè)輸出和JESD204B/JESD204C支持?jǐn)?shù)據(jù)表

LTC6952:超低抖動(dòng)、4.5 GHz PLL,帶11個(gè)輸出和JESD204B/JESD204C支持?jǐn)?shù)據(jù)表
2021-04-22 15:52:099

AD9675:采用JESD204B的八進(jìn)制超聲波AFE數(shù)據(jù)表

AD9675:采用JESD204B的八進(jìn)制超聲波AFE數(shù)據(jù)表
2021-04-16 10:09:008

Validating ADI Converters Inter-operability with Xilinx FPGA and JESD204B/C IP

Validating ADI Converters Inter-operability with Xilinx FPGA and JESD204B/C IP
2021-02-19 16:05:3311

TR0033: PolarFire FPGA JESD204B Interoperability Test Report

TR0033: PolarFire FPGA JESD204B Interoperability Test Report
2021-02-03 15:30:294

JESD204B接口中的眼圖測(cè)量方法

該視頻將為觀眾介紹JESD204B接口中的眼圖測(cè)量。
2019-08-19 06:06:004130

JESD204B接口標(biāo)準(zhǔn)中的眼圖測(cè)量

該視頻將為觀眾介紹JESD204B接口中的眼圖測(cè)量。
2019-08-01 06:19:002858

JESD204B傳輸層的實(shí)現(xiàn)方式介紹

這是ADI公司JESD204B在線研討會(huì)系列的第一部分,將討論傳輸層的基本元素,及其在ADI高速ADC、DAC和收發(fā)器中的實(shí)現(xiàn)方式。
2019-07-18 06:14:002701

JESD204B子類(第二部分):子類1與子類2系統(tǒng)考慮因素

在“JESD204B子類(第一部分):JESD204B子類簡(jiǎn)介與確定性延遲”一文中,我們總結(jié)了JESD204B子類和確定性延遲,并給出了子類0系統(tǒng)中多芯片同步的應(yīng)用層解決方案詳情。
2019-04-15 16:25:013353

為便于實(shí)現(xiàn)如此龐大的吞吐量,JESD204B標(biāo)準(zhǔn)應(yīng)運(yùn)而生

在此設(shè)置中,由于AD9250中沒(méi)有其他數(shù)字處理任務(wù),所以JESD204B鏈路(JESD204B發(fā)射器)一目了然。對(duì)于JESD204B鏈路來(lái)說(shuō),通道A為轉(zhuǎn)換器“0”( M0 ),而通道B為轉(zhuǎn)換器“1”(M1),這就意味著“M”的值為2。此設(shè)置的總線路速率為
2018-08-24 11:47:524022

簡(jiǎn)述Arria10接口JESD204B的與ADI9144性能

Arria10接口的JESD204B與ADI9144的互操作性
2018-06-20 00:06:003836

如何實(shí)現(xiàn)JESD204B時(shí)鐘方案最大性能

在一篇以前的文章中,Timothy T.曾談到JESD204B接口標(biāo)準(zhǔn)(該標(biāo)準(zhǔn)越來(lái)越受歡迎,因?yàn)樗茉诟咚贁?shù)據(jù)采集系統(tǒng)里簡(jiǎn)化設(shè)計(jì))的時(shí)鐘要求。在本文中,筆者將談?wù)摱秳?dòng)合成器與清除器的不同系統(tǒng)參考信號(hào)
2018-05-14 08:48:189523

針對(duì)高速數(shù)據(jù)轉(zhuǎn)換器的最新高速JESD204B標(biāo)準(zhǔn)帶來(lái)了驗(yàn)證挑戰(zhàn)

JESD204B是最新的12.5 Gb/s高速、高分辨率數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)。轉(zhuǎn)換器制造商的相關(guān)產(chǎn)品已進(jìn)入市場(chǎng),并且支持JESD204B標(biāo)準(zhǔn)的產(chǎn)品預(yù)計(jì)會(huì)在不久的將來(lái)大量面世。JESD204B接口
2017-11-18 18:57:162605

FPGA 的高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B部分詳解

的是 JESD204B 接口將如何簡(jiǎn)化設(shè)計(jì)流程。 與 LVDS 及 CMOS 接口相比,JESD204B 數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)可提供一些顯著的優(yōu)勢(shì),包括更簡(jiǎn)單的布局以及更少的引腳數(shù)。因此它能獲得工程師的青睞和關(guān)注也就不足為奇了,它具備如下系統(tǒng)級(jí)優(yōu)勢(shì): 更小的封裝尺寸與更低的封裝成本。
2017-11-18 08:36:012955

JESD204B時(shí)鐘方面的設(shè)計(jì)及其驗(yàn)證實(shí)現(xiàn)

隨著數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率越來(lái)越高,JESD204B 串行接口已經(jīng)越來(lái)越多地廣泛用在數(shù)模轉(zhuǎn)換器上,其對(duì)器件時(shí)鐘和同步時(shí)鐘之間的時(shí)序關(guān)系有著嚴(yán)格需求。本文就重點(diǎn)講解了JESD204B 數(shù)模轉(zhuǎn)換器的時(shí)鐘
2017-11-18 08:00:011729

JESD204B工作原理及其控制字符詳解

。與LVDS等以前的技術(shù)相比,該接口在效率上技高一籌,同時(shí)還有多種其他優(yōu)勢(shì)。采用JESD204B的設(shè)計(jì)擁有更快的接口帶來(lái)的好處,能與轉(zhuǎn)換器更快的采樣速率同步。其封裝引腳數(shù)量減少,由此減小了封裝尺寸,縮短了走線長(zhǎng)
2017-11-18 06:07:0113631

JESD204B接口及協(xié)議狀態(tài)過(guò)程

在使用我們的最新模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)設(shè)計(jì)系統(tǒng)時(shí),我已知道了很多有關(guān) JESD204B接口標(biāo)準(zhǔn)的信息,這些器件使用該協(xié)議與FPGA 通信。
2017-11-18 04:10:552847

JESD204B標(biāo)準(zhǔn)及演進(jìn)歷程

在從事高速數(shù)據(jù)擷取設(shè)計(jì)時(shí)使用FPGA的人大概都聽(tīng)過(guò)新JEDEC標(biāo)準(zhǔn)「JESD204B」的名號(hào)。近期許多工程師均聯(lián)絡(luò)德州儀器,希望進(jìn)一步了解 JESD204B 接口,包括與FPGA如何互動(dòng)、JESD204B如何讓他們的設(shè)計(jì)更容易執(zhí)行等。本文介紹 JESD204B標(biāo)準(zhǔn)演進(jìn),以及對(duì)系統(tǒng)設(shè)計(jì)工程師有何影響。
2017-11-18 02:57:0113776

JESD204B SystemC module 設(shè)計(jì)簡(jiǎn)介(一)

本設(shè)計(jì)致力于用SystemC語(yǔ)言建立JESD024B的協(xié)議標(biāo)準(zhǔn)模型,描述JESD204B的所有行為,并且能夠保證用戶可以通過(guò)該JESD204B的SystemC庫(kù),進(jìn)行JESD204B行為的仿真
2017-11-17 09:36:562779

通過(guò)ADC來(lái)詳細(xì)了解JESD204B規(guī)范的各層

隨著高速ADC跨入GSPS范圍,與FPGA(定制ASIC)進(jìn)行數(shù)據(jù)傳輸?shù)氖走x接口協(xié)議是JESD204B。為了捕捉頻率范圍更高的RF頻譜,需要寬帶RF ADC。在其推動(dòng)下,對(duì)于能夠捕捉更寬帶寬并支持
2017-11-16 18:48:169027

基于JESD204B高速數(shù)據(jù)傳輸協(xié)議 通過(guò)DDC魔法乘以ADC的虛擬通道數(shù)

JESD204B是一種高速數(shù)據(jù)傳輸協(xié)議,采用8位/10位編碼和加擾技術(shù),旨在確保足夠的信號(hào)完整性。針對(duì)JESD204B標(biāo)準(zhǔn),總吞吐量變?yōu)樵诖嗽O(shè)置中,由于AD9250中沒(méi)有其他數(shù)字處理任務(wù),所以JESD204B鏈路(JESD204B發(fā)射器)一目了然。
2017-09-08 11:36:0339

JESD204B協(xié)議概述

在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計(jì)系統(tǒng)時(shí),我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息,這些器件使用該協(xié)議與 FPGA 通信。此外,我還在 E2E 上的該
2017-04-08 04:48:172024

JESD204B SystemC module Deterministic Latency(四)

1Deterministic Latency 很多JESD204系統(tǒng)包含多種多樣的數(shù)據(jù)處理單元,并且他們處于不同的時(shí)鐘域中,所以將導(dǎo)致無(wú)法確定的延遲。這些延遲將在鏈路層上電、斷電、復(fù)位時(shí)產(chǎn)生隨機(jī)
2017-02-08 10:39:10773

JESD204B 串行接口時(shí)鐘需要及其實(shí)現(xiàn)

隨著數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率越來(lái)越高, JESD204B 串行接口已經(jīng)越來(lái)越多地廣泛用在數(shù)模轉(zhuǎn)換器上,其對(duì)器件時(shí)鐘和同步時(shí)鐘之間的時(shí)序關(guān)系有著嚴(yán)格需求。本文就重點(diǎn)講解了JESD204B 數(shù)模轉(zhuǎn)換器的時(shí)鐘規(guī)范,以及利用 TI 公司的芯片實(shí)現(xiàn)其時(shí)序要求。
2016-12-21 14:39:3444

在Xilinx_FPGA上快速實(shí)現(xiàn)_JESD204B協(xié)議

在Xilinx FPGA上快速實(shí)現(xiàn) JESD204B
2016-01-04 18:03:0674

詳解JESD204B串行接口時(shí)鐘需求及其實(shí)現(xiàn)方法

隨著數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率越來(lái)越高,JESD204B 串行接口已經(jīng)越來(lái)越多地廣泛用在數(shù)模轉(zhuǎn)換器上,其對(duì)器件時(shí)鐘和同步時(shí)鐘之間的時(shí)序關(guān)系有著嚴(yán)格需求。本文就重點(diǎn)講解了JESD204B 數(shù)模轉(zhuǎn)換器的時(shí)鐘
2015-01-23 10:42:1820949

JESD204B解決方案 簡(jiǎn)化FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成

Altera公司今天宣布,開(kāi)始提供多種JESD204B解決方案,設(shè)計(jì)用于在使用了最新JEDEC JESD204B標(biāo)準(zhǔn)的系統(tǒng)中簡(jiǎn)化Altera FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成。很多應(yīng)用都使用了這一接口標(biāo)準(zhǔn),包括雷達(dá)、無(wú)線射頻前端、醫(yī)療成像設(shè)備、軟件無(wú)線電,以及工業(yè)應(yīng)用等。
2014-01-24 10:14:581490

JESD204B FPGA調(diào)試軟件加快高速設(shè)計(jì)速度

全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商ADI今天發(fā)布了一款基于FPGA的參考設(shè)計(jì)及配套軟件和HDL代碼,該參考設(shè)計(jì)可降低集成JESD204B兼容轉(zhuǎn)換器的高速系統(tǒng)的設(shè)計(jì)風(fēng)險(xiǎn)。該軟件為JESD204B
2013-10-17 16:35:20884

ADI公司和Xilinx聯(lián)手實(shí)現(xiàn)JEDEC JESD204B互操作性

JESD204 LogiCORE? IP和ADI AD9250模數(shù)高速數(shù)據(jù)轉(zhuǎn)換器之間的JESD204B實(shí)現(xiàn)互操作。實(shí)現(xiàn)邏輯和數(shù)據(jù)轉(zhuǎn)換器器件之間的JESD204B互操作性,是促進(jìn)該新技術(shù)廣泛運(yùn)用的一個(gè)重大里程碑。
2013-10-09 11:10:341903

已全部加載完成

RM新时代网站-首页